这个实验其实已经做好久了，但是一直没有做笔记，今天就把这部分的内容补一下，有兴趣的朋友可以看一下，或许对你有什么帮助，对初学者来说还是一个不错的实验。
先来了解一下VGA吧
...
在逻辑设计领域，只涉及单个时钟域的设计并不多。尤其对于一些复杂的应用，FPGA往往需要和多个时钟域的信号进行通信。异步时钟域所涉及的两个时钟之间可能存在相位差，也可能没有任何频率关 ...
我们来做一个4选一的Mux的实验，首先是利用if…else语句来做，如下。
(由输入xsel来选择输出的路数xin0,xin1,xin2,xin3其一，输出yout)
Ex3:
input clk;
input xin0,xi ...
问题思考
哪些路径是由CLK1进行周期约束?
哪些路径是由pad-to-pad进行约束?
OFFSET约束
OFFSET约束覆盖以下路径：
——从input pads到同步单元(OFFSET ...
在电子系统中，通常都需要有输出设备来输出或显示一定的信息，以指示当前系统运行的状态。在以单片机和ARM为主的电子系统中，液晶屏是理想的输出设备。而FPGA则因为其独特的硬件结构，如果 ...
八、 仿真分析
由上图仿真结果可知，当有按键按下时，需要较长一段时间后，Key_Flag会有一个高电平脉冲，同时Key_Value更新为输入按键的反码。
为了确定消抖是成功的 ...
前面说过，在C,C++等语言学习中，“Hello World”将会是第一个学习的代码，但是在FPGA中由于电路驱动的复杂性，与单片机雷同，我们无法在电脑上实现“Hello World”的显示，而必须依靠相关 ...
之所以取这个标题名呢~感觉这个实验还是蛮重要的，当初我在学单片机的时候也是通过这个实验来巩固了一下自己的代码风格，当然这个实验涉及的东西还是挺多的，如果是新手，想要自己设计出来 ...
几乎没有哪一个系统没有输入输出设备，大到显示器，小到led灯，轻触按键。作为一个系统，要想稳定的工作，输入输出设备的性能占了很重要的角色。本实验，小梅哥就通过一个独立按键的检测实 ...
时钟上升沿和下降沿之间的时序约束
周期约束可以自动计算两个沿的的约束——包括调整非50%占空比的时钟。
例：一个CLK时钟周期约束为10ns，能够应用5ns的约束到两个寄存器之间。
...
七、 测试平台设计
本实验主要对LED的输出和输入与复位的关系进行测试仿真，通过仿真，即可验证设计的正确性和合理性。相关testbench的代码如下：
以下是代码片段：
`timesc ...
在之前更新的目录里面，并没有安排这个实验，第一个实验应该是独立按键的检测与消抖。可是，当小梅哥来做按键消抖的实验时，才发现没有做基本的输出设备，因此按键检测的结果无法直观的展示 ...
