相信学过单片机的同学对I2C总线都不陌生吧，今天我们来学习怎么用verilog语言来实现它，并在FPGA学习版上显示。
i2c总线在近年来微电子通信控制领域广泛采用的一种新型的总线标准，他 ...
以前在学单片机的时候，觉得串口通信其实很简单，只要一个指令数据就能轻易的接收或者发送。前几天试着用FPGA实现，发现里面的学问还不少，并没有想象的那么简单。当然代码肯定是参考别人的 ...
一、关于HDL
1. HDL简介
HDL ： Hardware Discription Language 硬件描述语言，即描述FPGA/CPLD内部逻辑门的工作状态，来实现一定电路。
随着EDA技术的发展，使用硬件语言设 ...
刚开始玩CPLD/FPGA开发板的时候使用的一块基于EPM240T100的板子，alter的这块芯片虽说功耗小体积小，但是资源还是很小的，你写点稍微复杂的程序，如果不注意coding style，很容易就溢出了。 ...
学习FPGA其实也不算久，开始的时候参考别人的代码并不多，大多是自己写的，那时候做时序逻辑多一些。参加了中嵌的培训班，一个多月的时间在熟悉ISE软件的使用以及verilog语法方面下了苦功， ...
进入波形仿真后点击运行按钮即可出波形，下面我们来验证我们的cpu代码是否正确
大家先看两个图，等会小墨同学会结合这两个图给大家细细讲解仿真过程
...
本文叙述概括了FPGA应用设计中的要点，包括，时钟树、FSM、latch、逻辑仿真四个部分。
FPGA的用处比我们平时想象的用处更广泛，原因在于其中集成的模块种类更多，而不仅仅是原来的简单 ...
简单的说，进入了电子，不管是学纯模拟，还是学单片机，DSP、ARM等处理器，或者是我们的FPGA，一般没有不用到按键的地方。按键：人机交互控制，主要用于对系统的控制，信号的释放等。因此在这 ...
上一篇文章我介绍了一下一片简易CPU的设计，今天的课程我讲仿真，也即前仿真。这次课程，小墨同学将和大家从建立工程开始，一步步梳理testbench的书写过程，帮助大家对仿真有一个深刻的概念 ...
特定路径时序约束
使用全局时序约束(PERIOD,OFFSET,PAD-TO-PDA)将约束整个设计
仅仅使用全局约束通常会导致过约束
——约束过紧
——编译时间延长并且可能阻止实现时序 ...
为了达到可靠的数据传输，借助存储器来完成跨时钟域通信也是很常用的手段。在早期的跨时钟域设计中，在两个处理器间添加一个双口RAM或者FIFO来完成相互间的数据交换是很常见的做法。如今的FPGA ...
在特权的上篇博文《基于FPGA的跨时钟域信号处理——专用握手信号》中提出了使用专门的握手信号达到异步时钟域数据的可靠传输。列举了一个简单的由请求信号req、数据信号data、应答信号ack组 ...
