FPGA/CPLD文章列表

零基础学FPGA (二十六)频、相可调,任意波形信号发生器系统设计

最近接了一个项目吧,是我们学校物理院院长带的研究生搞的,小墨有幸跟他们合作,负责FPGA方面的工作,完成后据说还会申请国家专利,具体到什么时候完成,那可能就是猴年马月了,或者说我已经不 ...
2016年01月26日 11:55   |  
FPGA   SOPC  

小梅哥和你一起深入学习FPGA之串口调试(一)(下)

  以上为小梅哥为了对特权同学的串口收发模块进行测试所展开的部分工作,到这里,仿真测试所需要的准备工作我们就做好了,接下来将实际进行仿真,通过仿真来分析该模块的性能。   这里极力 ...
2016年01月26日 11:52   |  
FPGA   串口调试  

小梅哥和你一起深入学习FPGA之串口调试(一)(上)

大家好,这几天在各个论坛上,经常就有人在向我咨询基于FPGA的串口通信代码,大部分都是在网上下载一个现成的代码,但是在使用中就遇到了各种问题,于是就发到了论坛上来求助。在阅读了他们的代 ...
2016年01月26日 11:52   |  
FPGA   串口调试  
Xilinx FPGA入门连载49:FPGA片内RAM实例之功能仿真

Xilinx FPGA入门连载49:FPGA片内RAM实例之功能仿真

Xilinx FPGA入门连载49:FPGA片内RAM实例之功能仿真特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1jGjAhEm 1 Xilinx库设置 打开文件夹sp6ex18下的ISE工程。 ...
2016年01月25日 12:29
Xilinx FPGA入门连载48:FPGA片内RAM实例之RAM配置

Xilinx FPGA入门连载48:FPGA片内RAM实例之RAM配置

Xilinx FPGA入门连载48:FPGA片内RAM实例之RAM配置特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1jGjAhEm 1新建源文件打开ISE工程,如图所示,在“Design à Impleme ...
2016年01月22日 13:06
Xilinx FPGA 推动人群自动监测技术的发展

Xilinx FPGA 推动人群自动监测技术的发展

基于 Spartan 6 的实时运动分类系统为人群的自动监测和监控开辟新途径。 人群的监控与监测已经成为当前的一个重要领域。政府和安全部门都已经开始寻求在公共场所智能监测人群的更先进的方式 ...
2016年01月21日 09:37   |  
自动监测   人群   FPGA  
利用基于FPGA 的模糊控制器控制蔗糖提取

利用基于FPGA 的模糊控制器控制蔗糖提取

采用赛灵思 Virtex-6 FPGA 实现的三输入模糊控制器可在甘蔗制糖过程中保持甘蔗水平高度。 食糖是日常生活中广泛使用的重要食品配料成分。全球一半以上的原糖都从甘蔗中榨取获得。印度是仅次 ...
2016年01月20日 15:51   |  
蔗糖   模糊控制器   FPGA  
FPGA 101手把手课堂:Zynq MPSoC得到 Xen 管理程序支持

FPGA 101手把手课堂:Zynq MPSoC得到 Xen 管理程序支持

赛灵思最新 Zynq 器件采用 Xen 管理程序,但选择这种开源虚拟化方案的关键在于其支持能力。 作者:Steven H. VanderLeest DornerWorks 公司首席运营官 Steve.VanderLeest@DornerWorks.com ...
2016年01月20日 15:50   |  
Xen   MPSoC   Zynq  
FPGA 101 手把手课堂:Vivado IPI 为 Aurora 设计开放 FPGA 共享资源

FPGA 101 手把手课堂:Vivado IPI 为 Aurora 设计开放 FPGA 共享资源

赛灵思的 IP Integrator 工具可帮助您改善设计输入生产力和多核 Aurora 设计的资源优化。 作者: K Krishna Deepak 赛灵思高级设计工程师 kde@xilinx.com Dinesh Kumar 赛灵思高级 ...
2016年01月20日 15:34   |  
Aurora   Vivado  
利用Artix-7 FPGA设计高性能USB器件

利用Artix-7 FPGA设计高性能USB器件

作者:Tom Myers 高级硬件工程师,Anritsu 公司 tom.myers@anritsu.com 低功耗的赛灵思 FPGA 系列使总线供电的 USB 器件设计垂手可得 凭借在市场中数十亿的端口数量,通用串行总线 (USB) ...
2016年01月20日 15:30   |  
USB   FPGA   Artix-7  
采用Zynq SoC 测试新型存储器技术芯片

采用Zynq SoC 测试新型存储器技术芯片

基于赛灵思 ZC706 评估套件的平台被证实用作高通的 MRAM 测试,足够快速灵活。 电子产业正在大力投资开发PRAM、MRAM和RRAM等新型存储器技术。新型存储器技术测试芯片的性能快速提高,但这种 ...
2016年01月20日 15:17   |  
存储器   SoC   Zynq  
FPGA 101 手把手课堂:让 XDC 时序约束为您效力

FPGA 101 手把手课堂:让 XDC 时序约束为您效力

时序和布局约束是实现设计要求的关键因素。本文是介绍其使用方法的入门读物。 作者:e2v 公司首席工程师 Adam Taylor aptaylor@theiet.org 完成 RTL 设计只是 FPGA 设计量产准备工作中 ...
2016年01月20日 14:45   |  
时序约束   XDC  

厂商推荐

  • Microchip视频专区
  • 更佳设计的解决方案——Microchip模拟开发生态系统
  • 想要避免发生灾难,就用MPLAB SiC电源仿真器!
  • 我们是Microchip
  • 深度体验Microchip自动辅助驾驶应用方案——2025巡展开启报名!
  • 贸泽电子(Mouser)专区

本周文章排行榜

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
返回顶部