几乎没有哪一个系统没有输入输出设备，大到显示器，小到led灯，轻触按键。作为一个系统，要想稳定的工作，输入输出设备的性能占了很重要的角色。本实验，小梅哥就通过一个独立按键的检测实 ...
时钟上升沿和下降沿之间的时序约束
周期约束可以自动计算两个沿的的约束——包括调整非50%占空比的时钟。
例：一个CLK时钟周期约束为10ns，能够应用5ns的约束到两个寄存器之间。
...
七、 测试平台设计
本实验主要对LED的输出和输入与复位的关系进行测试仿真，通过仿真，即可验证设计的正确性和合理性。相关testbench的代码如下：
以下是代码片段：
`timesc ...
在之前更新的目录里面，并没有安排这个实验，第一个实验应该是独立按键的检测与消抖。可是，当小梅哥来做按键消抖的实验时，才发现没有做基本的输出设备，因此按键检测的结果无法直观的展示 ...
讲过了独立按键检测，理所当然应该讲讲FPGA中矩阵键盘的应用了。这个思维和电路在FPGA中有所不同，在此，在此做详细解释，Bingo用自己设计的成熟的代码作为案例，希望对你有用。
一、F ...
回顾全局OFFSET约束
在时钟行中使用Pad-to-Setup和Clock-to-Pad列为所有出于该时钟域的I/O路径指定OFFSETs。
为大多数I/O路径进行约束的最简单方法——然而，这将会导致一个过约 ...
图中存在较多的模块，因此在此将每个模块的功能做简单介绍：
另外，Clock_Control模块为综合模块，内部包含了时、分、秒、时钟计数器模块和时间设定模块，该模块的内部结构这里小梅 ...
今天是来北京的第8天了，想想过的蛮快的，在这8天里呢，由于这边正在开SOPC的课程，自己对这方面之前只是了解过，知道有SOPC这回事，但是从来没有接触过，正好有这个机会让我蹭了几天的课， ...
一、 实验目的
实现数码时钟的功能，要求能够进行24时制时、分、秒的显示，并能够通过按键调整时间。
二、 实验原理
通过对系统时钟进行计数，获得1S的标准信号，再以该信号 ...
今天给大家带来的是我们在FPGA设计中经常要遇到的设计技巧与思想，即乒乓操作，串并转换，流水线操作和跨时钟域信号的同步问题。
之前也看过一些书，也在网上找过一些资料，不过小墨发 ...
一、为啥别忘了我
嵌入式逻辑分析仪—SigbalTap II，是Altera Quartus II 自带的嵌入式逻辑分析仪，与Modelsim软件仿真有所不同，是在线式的仿真，更准确的观察数据的变化，方便调试。 ...
测试平台设计
本实验主要对数码管驱动引脚的状态与预期进行比较和分析，通过仿真，验证设计的正确性和合理性。数码管驱动模块的testbench如下所示：
`timescale 1ns/1 ...
