x
x

FPGA/CPLD文章列表

FPGA研发之道(6)架构设计漫谈(一)流驱动和调用式

  勿用讳言,现在国内FPGA开发还处于小作坊的开发阶段,一般都是三、四个人,七八台机器.小作坊如何也能做出大成果。这是每个FPGA工程师都要面临的问题。架构设计是面临的第一关。经常有这样 ...
2016年02月29日 14:09   |  
FPGA   架构设计   SOPC  

FPGA研发之道(5)从零开始调试FPGA

  “合抱之木,生于毫末;九层之台,起于垒土;千里之行,始于足下。” 老子《道德经》   对于新手来说,如何上手调试FPGA是关键的一步。   对于每一个新设计的FPGA板卡,也需要从零开始 ...
2016年02月29日 14:08   |  
FPGA   JTAG   CMOS  

FPGA研发之道(4)灵活性的陷阱

  如果说用一个词来描述FPGA的特性,灵活性肯定名列前茅。   FPGA的灵活性在于:   (一)I/O的灵活性,其可以通过其I/O组成各种接口与各种器件连接,并且支持不同的电气特性。   (二) ...
2016年02月29日 14:08   |  
FPGA   RAM   FIFO  

FPGA研发之道(2)FPGA和他那些小伙伴们(二)器件互联

  系统架构确定,下一步就是FPGA与各组成器件之间互联的问题了。通常来说,CPU和FPGA的互联接口,主要取决两个要素:   (1)CPU所支持的接口。   (2)交互的业务。   通常来说,FPGA一 ...
2016年02月29日 14:07   |  
FPGA   DSP   ARM9  

FPGA研发之道(2)FPGA和他那些小伙伴们(一)系统架构组

  通常来讲,“一个好汉三个帮”,一个完整的嵌入式系统中由单独一个FPGA使用的情况较少。通常由多个器件组合完成,例如由一个FPGA+CPU来构成。通常为一个FPGA+ARM,ARM负责软件配置管理,界 ...
2016年02月29日 14:06   |  
FPGA   DSP   ARM9  

FLASH和反熔丝类型的FPGA你了解多少

  由于航天应用对可靠性提出了更高的要求,这是与一般的FPGA开发最大的不同。当高能粒子撞击可编程逻辑器件时,撞击的能量会改变器件中的可配置的SRAM单元的配置数据,使系统运行到无法预知的 ...
2016年02月29日 14:04   |  
反熔丝   FLASH   FPGA  
Xilinx FPGA入门连载52:FPGA片内FIFO实例之FIFO配置

Xilinx FPGA入门连载52:FPGA片内FIFO实例之FIFO配置

Xilinx FPGA入门连载52:FPGA片内FIFO实例之FIFO配置特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1jGjAhEm1新建源文件打开ISE工程,如图所示,在“Design à Implem ...
2016年02月29日 13:03

浅淡逻辑设计的学习(三)

  入门   结合一两个小项目把上面所说的事情都做好后,差不多就可以进入入门的阶段了(要求稍微严格了一点点,呵呵)。   入门阶段要学的有:设计时序;理解约束的原理及如何加约束。   ...
2016年02月26日 14:25   |  
逻辑设计   时序   约束  

浅淡逻辑设计的学习(二)

  入门前   刚才开始接触逻辑设计很多人会觉得很简单:因为verilog的语法不多,半天就可以把书看完了。但是很快许多人就发现这个想法是错误的,他们经常埋怨综合器怎么和自己的想法差别这 ...
2016年02月26日 14:25   |  
逻辑设计   verilog   D触发器  

浅淡逻辑设计的学习(一)

  我接触逻辑设计有三年多的时间了,说是三年,其实真正有大的提高就是在公司实习的那一年期间。在即将去公司报到之前,把一些东西写下来,希望让大家少走些弯路。   学习逻辑设计首先要有 ...
2016年02月26日 14:25   |  
逻辑设计   IC   RTL  

FPGA研发之道(13)-设计不是凑波形(三)RAM

  在FPGA内部资源中,RAM是较为常用的一种资源。   通常实例化RAM中,一种使用为BLOCK RAM 也就是块RAM 。另外资源可以通过寄存器搭,也就是分布式RAM。前者一般用于提供较大的存储空间, ...
2016年02月26日 14:24   |  
FPGA   RAM   ROM  

FPGA研发之道(12)-设计不是凑波形(二)FIFO(下)

  FIFO在FPGA设计中除了上篇所介绍的功能之外, 还有以下作为以下功能使用:   (1) 内存申请   在软件设计中,使用malloc()和free()等函数可以用于内存的申请和释放。特别是在有操作系 ...
2016年02月26日 14:24   |  
FPGA   FIFO   SRAM  

厂商推荐

  • Microchip视频专区
  • AOE | 时钟与时序(1/7):什么是时钟以及为什么我们需要优质时钟?
  • 初学者在电源电路设计中常犯的错误(以及如何避免)
  • AOE | 时钟与时序(6/7):稳定性与精度的区别是什么?
  • AOE | 时钟与时序(3/7):什么是时钟相位?
  • 贸泽电子(Mouser)专区

本周文章排行榜

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
返回顶部