跟我学嵌入式(arm fpga 原理图 pcb verilog 焊接调试软件硬件)

wangkj · 发表于 2013-1-24 15:45:52

布线

wangkj · 发表于 2013-1-24 15:46:38

布线

wangkj · 发表于 2013-1-24 15:47:22

布线

wangkj · 发表于 2013-1-24 15:47:58

布线

wangkj · 发表于 2013-1-24 15:48:35

布线

wangkj · 发表于 2013-1-24 15:49:15

下面的内容是布线后的覆铜处理。

点击 sharp -> Rectangular

wangkj · 发表于 2013-1-24 15:50:16

Assign net name 网络名是地。
覆铜一般都是连通地层。

wangkj · 发表于 2013-1-24 15:50:54

选择地网络信号

wangkj · 发表于 2013-1-24 15:51:28

设置覆铜参数，默认的参数虽然能用，
但我觉得，距离管脚太近了。
点击 sharp -> Global Dynamic Params

wangkj · 发表于 2013-1-24 15:54:32

Void controls 换成 rs274x,
这是最常用的一种格式，
我们后面的出片(gerber图)也用这种格式。

wangkj · 发表于 2013-1-24 15:57:30

Clearance的前三个数值改成0.3mm

wangkj · 发表于 2013-1-24 15:59:24

Thermal relief connects换成❀ 花焊盘
这种焊盘，适合线路板在恶劣条件下工作，
如果产生热胀冷缩，这些花中间的空白，会为这些膨胀收缩留下空间。
同时，如果由于某些原因，花焊盘中的某个管脚断掉了，只要一个连着，就能通。
我们的设置中，最先的连接数是2，也就是说，至少有两个连接才生效。
这是对地层而言的。注意我们其他信号线，尽量做到4，甚至8连通。
地线实际上早就连通了，所以，少点没关系。

wangkj · 发表于 2013-1-24 16:00:00

开始覆铜
shape->Rectangular
点击左上角，别放开鼠标左键，
向下拉动，
这个过程，可以用鼠标滚轮放大缩小，
拉到右下角，松开鼠标。

wangkj · 发表于 2013-1-24 16:00:35

切换成背面

wangkj · 发表于 2013-1-24 16:01:18

底层的覆铜稍微多一点。
一般覆铜都这么做。

wangkj · 发表于 2013-1-24 16:02:32

如果只看一面，可以点当前层，让其不显示，
就能看到另外一层，而不是被这层遮挡的层
这样，我们就能更好的看到我们的覆铜效果。

wangkj · 发表于 2013-1-24 16:03:27

覆铜会产生大量孤铜，就是和哪个网络都不连通的铜。
一般这种我们会去掉，如果不去掉，可能会影响信号的传输。

xzh88ok · 发表于 2013-1-24 21:24:55

哥，太崇拜你了~~~~

xzh88ok · 发表于 2013-1-24 21:25:27

我要好好学习，感谢~~~~~~

wangkj · 发表于 2013-1-25 14:10:19

显示的白色的部分就是孤铜

跟我学嵌入式(arm fpga 原理图 pcb verilog 焊接 调试 软件硬件)

跟我学嵌入式(arm fpga 原理图 pcb verilog 焊接调试软件硬件)