FPGA/CPLD文章列表

EDA技术在数字电路设计方案中的影响

随着科学研究与技术开发市场化，采用传统电子设计手段在较短时间内完成复杂电子系统设计，已经越来越难完成了。EDA(EleCTRonICs Design Automation)技术是随着集成电路和计算机技术飞速发展应运 ...

2016年05月10日 10:25 |

EDA VHDL

FPGA/CPLD数字电路原理介绍

当产生门控时钟的组合逻辑超过一级时，证设计项目的可靠性变得很困难。即使样机或仿真结果没有显示出静态险象，但实际上仍然可能存在着危险。通常，我们不应该用多级组合逻辑去钟控PLD设计中的 ...

2016年05月10日 09:56 |

FPGA CPLD

关于边沿检测简单理解

1、所谓边沿检测，就是检测输入信号或FPGA内部逻辑信号电平的跳变，即实现上升沿或下降沿的检测，捕获到以后以此用作使能信号(简单可理解为：一旦检测到这个信号，则发生什么什么)，来作为时序 ...

2016年05月10日 09:56 |

边沿检测寄存器

verilog之可综合与不可综合

可综合的意思是说所编写的代码可以对应成具体的电路，不可综合就是所写代码没有对应的电路结构，例如行为级语法就是一种不可综合的代码，通常用于写仿真测试文件。建立可综合模型时，需注意 ...

2016年05月10日 09:56 |

verilog FPGA

D触发器Verilog描述

//基本D触发器 module D_EF(Q,D,CLK) input D,CLK; output Q; reg Q; //在always语句中被赋值的信号要声明为reg类型寄存器定义 always @ (posedge CLK) //上升沿，下降沿用negedge表示，^ ...

2016年05月10日 09:53 |

D触发器 Verilog

数字电路设计入门之数字设计的任务和两项基本功

这次我们讲一讲如何入门学习硬件描述语言和数字逻辑电路;学习数字逻辑电路，我推荐的一本书就是--《数字设计-原理与实践》，其他的深入点可以看看《完整数字设计》;而对于硬件描述语言呢?有两个 ...

2016年05月03日 10:04 |

Verilog RTL 数字设计

Xilinx FPGA入门连载75：波形发生器之板级调试

2016年04月27日 18:12

Xilinx FPGA入门连载74：波形发生器之IP核CORDIC（正弦波）功能仿真

2016年04月25日 08:17

Xilinx FPGA入门连载73：波形发生器之IP核CORDIC（正弦波）配置

2016年04月24日 18:19

基于DSP的SoC芯片的FPGA验证方法

引言 DSP 技术广泛地应用于数字信号处理领域, 它或者以独立的器件形式在系统中出现, 或者以IP 核的形式嵌入SoC系统中。而随着集成电路技术的发展以及EDA 设计水平的迅速提高, 基于IP( Int ...

2016年04月21日 16:10 |

FPGA SoC DSP

Xilinx FPGA入门连载72：波形发生器之功能概述

2016年04月20日 10:01

Xilinx FPGA入门连载71：基于按键调整和数码管显示的DA输出实例

2016年04月18日 09:27

1 ... 41 42 43 444546 47 48 49 ... 204 / 204 页下一页

贸泽电子有奖问答视频，答对领10元微信红包

FPGA/CPLD文章列表

EDA技术在数字电路设计方案中的影响

FPGA/CPLD数字电路原理介绍

关于边沿检测简单理解

verilog之可综合与不可综合

D触发器Verilog描述

数字电路设计入门之数字设计的任务和两项基本功

Xilinx FPGA入门连载75：波形发生器之板级调试

Xilinx FPGA入门连载74：波形发生器之IP核CORDIC（正弦波）功能仿真

Xilinx FPGA入门连载73：波形发生器之IP核CORDIC（正弦波）配置

基于DSP的SoC芯片的FPGA验证方法

Xilinx FPGA入门连载72：波形发生器之功能概述

Xilinx FPGA入门连载71：基于按键调整和数码管显示的DA输出实例

厂商推荐

本周文章排行榜