系统设计新闻列表

NI 2016 LabVIEW国际挑战赛精彩激战

NI 2016 LabVIEW国际挑战赛精彩激战

NI(美国国家仪器公司,National Instruments,简称NI)承办的首届LabVIEW国际挑战赛,历经半年的鏖战,终于在11月17日NIDays当天迎来了最终的王者之争。最终,来自韩国的SungJin Kim在比赛中获 ...
2016年11月30日 15:14   |  
LabVIEW   NIWeek   NIDays  
艾迈斯半导体公布面向模拟代工客户的2017年多项目晶圆制造服务计划

艾迈斯半导体公布面向模拟代工客户的2017年多项目晶圆制造服务计划

180nm CMOS专业制程技术和HV-CMOS MPW在艾迈斯半导体位于奥地利的200mm晶圆制造工厂运行 艾迈斯半导体今日公布其快速、低成本的集成电路原型设计服务——多项目晶圆(MPW)或往复运行(shutt ...
2016年10月25日 13:47   |  
模拟代工   艾迈斯   多项目晶圆   MPW  

IPC发布在线静电防护培训认证课程

IPC—国际电子工业联接协会,发布ESD(静电释放)认证课程,课程面向电子装配培训师和操作员。该课程及认证将在IPC学习管理系统——IPC EDGE上完成。IPC联合EOS/ESD协会,共同开发出一系列标准化 ...
2016年10月20日 16:00   |  
静电防护   ESD  

格罗方德半导体推出生态系统合作伙伴计划以加快未来互联系统创新

FDXcelerator合作伙伴计划将进一步拓展FD-SOI生态系统,推动格罗方德半导体FDX解决方案更快更广泛地得到应用 格罗方德半导体今日宣布一项全新合作伙伴计划FDXcelerator,该生态系统旨在为客 ...
2016年09月09日 11:05   |  
格罗方德   GLOBALFOUNDRIES   FD-SOI   FDXcelerator  
格罗方德半导体推出12nm FD-SOI工艺,拓展FDX路线图

格罗方德半导体推出12nm FD-SOI工艺,拓展FDX路线图

12FDXTM提供全节点缩放和超低功耗,并通过软件控制实现按需定制性能 格罗方德半导体今日发布了全新的12nm FD-SOI半导体工艺平台12FDXTM,实现了业内首个多节点FD-SOI路线图,从而延续了其领 ...
2016年09月09日 10:11   |  
FD-SOI   12nm   GLOBALFOUNDRIES   格罗方德  

英特尔:加速晶圆代工业务创新 开创智能互联世界

2016年英特尔信息技术峰会(IDF 2016)于8月16日在美国旧金山拉开帷幕。英特尔公司技术与制造事业部副总裁兼英特尔定制代工部门联合总经理Zane Ball为此撰文,介绍了英特尔代工业务的最新信息, ...
2016年08月17日 15:38   |  
英特尔   代工  

达索2.2亿欧元收购电磁和电子仿真企业CST

近日,全球3D设计、3D数字样机和产品全生命周期管理(PLM)解决方案、3D体验解决方案领导者达索系统宣布达成以约2.2亿欧元收购电磁(EM)和电子仿真领域技术领先企业CST - Computer Simulation ...
2016年08月12日 10:25   |  
达索   CST   仿真  

Cadence中国用户大会 CDNLive下周开幕

大会将从智能机器人、VR等热门应用,覆盖至中国集成电路产业发展、IC设计、封装、IP等产业性和技术性焦点话题 楷登电子(美国 Cadence 公司)宣布将于8月11日(星期四)在上海浦东嘉里大酒店举 ...
2016年08月05日 10:55   |  
CDNLive   Cadence  
在线设计工具WEBENCH能成为TI的大杀器吗?

在线设计工具WEBENCH能成为TI的大杀器吗?

世界上什么生意最赚钱?垄断一个行业。或者让你的客户上瘾。 垄断一个行业难度太大。即使三桶油或三大电信运营商也没有形成真正的垄断。当然,总有少数公司能够做到,比如国外的谷歌、国内的 ...
2016年07月27日 15:36   |  
WEBENCH   电源设计   模拟设计  

针对嵌入式和物联网市场发展,ARM扩展定制化SoC解决方案

ARM宣布拓展DesignStart项目,帮助用户更简单、更快捷地获取Cadence 和 Mentor Graphics的EDA工具和设计环境。全新合作基于DesignStart平台所提供的免费Cortex-M0处理器IP,于DAC 2016正式宣布 ...
2016年06月15日 10:55   |  
ARM   定制化SoC   Cortex-M0   DesignStart  
如果您要设计异构多核SoC,不妨看一下Arteris的NCore缓存一致性IP

如果您要设计异构多核SoC,不妨看一下Arteris的NCore缓存一致性IP

如今的SoC越来越复杂,往往包含多种功能模块,如CPU、GPU、DSP、FPGA等等。这样的SoC设计不太可能全部由一个公司独立完成,参考、购买其他公司IP的情况非常普遍。有些公司非常精通某些领域的设 ...
2016年06月08日 15:25   |  
异构   多核   NoC   NCore   SoC设计  

Cadence 与 SMIC 联合发布低功耗 28纳米数字设计参考流程

Cadence全系列数字设计工具套件通过RTL-to-Signoff流程大幅提升设计效率 楷登电子(美国 Cadence 公司)与中芯国际(SMIC)公司今天宣布共同发布28纳米参考设计流程,该参考设计集成了Cadenc ...
2016年06月08日 15:17   |  
中芯国际   Cadence  

厂商推荐

  • Microchip视频专区
  • Dev Tool Bits——使用MPLAB® Discover浏览资源
  • Dev Tool Bits——使用条件软件断点宏来节省时间和空间
  • Dev Tool Bits——使用DVRT协议查看项目中的数据
  • Dev Tool Bits——使用MPLAB® Data Visualizer进行功率监视
  • 贸泽电子(Mouser)专区

本周新闻排行榜

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
返回顶部