x
x

电子工程网文章列表

FPGA四大设计要点解析及应用方案集锦

  本文叙述概括了FPGA应用设计中的要点,包括,时钟树、FSM、latch、逻辑仿真四个部分。   FPGA的用处比我们平时想象的用处更广泛,原因在于其中集成的模块种类更多,而不仅仅是原来的简单 ...
2016年02月19日 09:07   |  
FPGA   FSM   时钟树   仿真  

【从零开始走进FPGA】非同于MCU的独立按键消抖动

简单的说,进入了电子,不管是学纯模拟,还是学单片机,DSP、ARM等处理器,或者是我们的FPGA,一般没有不用到按键的地方。按键:人机交互控制,主要用于对系统的控制,信号的释放等。因此在这 ...
2016年02月19日 09:06   |  
FPGA   MCU   按键消抖  

C语言的那些小秘密之堆栈

在讲解堆栈之前,我们先要来说说其实我们常说的堆栈是两种数据结构。那么什么是堆什么又是栈呢? 栈,是硬件。主要作用表现为一种数据结构,是只能在某一端插入和删除的特殊线性表。它按照后 ...
2016年02月19日 09:06   |  
C语言   堆栈  

PCB的惨痛经历,值得工程师借鉴

  PCB即印刷电路板,是电子电路的承载体。在现代电子产品中,几乎都要使用PCB. PCB设计是电路设计的最后一个环节,也是对原理电路的再设计。一些新的工程师往往低估PCB设计的重要性,将这一即 ...
2016年02月19日 09:06   |  
PCB  

零基础学FPGA(十五)Testbenth 很重要,前仿真全过程笔记(上篇)

  上一篇文章我介绍了一下一片简易CPU的设计,今天的课程我讲仿真,也即前仿真。这次课程,小墨同学将和大家从建立工程开始,一步步梳理testbench的书写过程,帮助大家对仿真有一个深刻的概念 ...
2016年02月19日 09:06   |  
FPGA   Testbenth  

ISE时序约束笔记5——Timing Groups and OFFSET Constraints

  特定路径时序约束   使用全局时序约束(PERIOD,OFFSET,PAD-TO-PDA)将约束整个设计   仅仅使用全局约束通常会导致过约束   ——约束过紧   ——编译时间延长并且可能阻止实现时序 ...
2016年02月19日 09:05   |  
ISE   时序约束  

逻辑分析仪我也DIY(四)—神秘蓝点

  今晚把各个显示的字符都DIY上去了,不过在某些蓝色字符附近出现了许多意外的神秘蓝点,如下:         上面一共四个Ch字符中,只有Ch2是完全没有问题的,特权同学就感觉 ...
2016年02月19日 09:05   |  
逻辑分析仪   ModelSim  

基于FPGA的跨时钟域信号处理——借助存储器

为了达到可靠的数据传输,借助存储器来完成跨时钟域通信也是很常用的手段。在早期的跨时钟域设计中,在两个处理器间添加一个双口RAM或者FIFO来完成相互间的数据交换是很常见的做法。如今的FPGA ...
2016年02月19日 09:05   |  
FPGA   存储器  

逻辑分析仪我也DIY(三)—PLL后复位问题

  关于M4K的问题还没有结束。主要问题在于想利用M4K来存储要显示到VGA屏幕上的字模数据,而昨天为了方便开了一个很大位宽的M4K,结果就照成了M4K的利用率大大下降,原来不到8K的数据居然占用 ...
2016年02月19日 09:04   |  
M4K   VGA  

基于FPGA的跨时钟域信号处理——亚稳态

  在特权的上篇博文《基于FPGA的跨时钟域信号处理——专用握手信号》中提出了使用专门的握手信号达到异步时钟域数据的可靠传输。列举了一个简单的由请求信号req、数据信号data、应答信号ack组 ...
2016年02月19日 09:04   |  
FPGA   亚稳态  

【从零开始走进FPGA】教你什么才是真正的任意分频

  一、为啥要说任意分频   也许FPGA中的第一个实验应该是分频实验,而不是流水灯,或者LCD1602的"Hello World"显示,因为分频的思想在FPGA中极为重要。当初安排流水灯,只是为了能让大家看 ...
2016年02月19日 09:04   |  
FPGA   DDS  

零基础学FPGA(十四)第一片IC——精简指令集RISC_CPU设计精讲

  不得不说,SDRAM的设计是我接触FPGA以来调试最困难的一次设计,早在一个多月以前,我就开始着手想做一个SDRAM方面的教程,受特权同学影响,开始学习《高手进阶,终极内存技术指南》这篇论文 ...
2016年02月19日 09:04   |  
FPGA   RISC  

厂商推荐

  • Microchip视频专区
  • AOE | 时钟与时序(4/7):频率与相位之间的关系是怎样的?
  • 初学者在电源电路设计中常犯的错误(以及如何避免)
  • AOE | 时钟与时序(1/7):什么是时钟以及为什么我们需要优质时钟?
  • AOE | 时钟与时序(6/7):稳定性与精度的区别是什么?
  • 贸泽电子(Mouser)专区

本周文章排行榜

文章分类

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
返回顶部