FPGA/CPLD问答列表

如何理解CPLD宏单元中的"共享乘积项"?

altera的max7000系列CPLD。 看了很多教材和参考,就只有介绍"共享乘积项"。没有具体的应用"共享乘积项"的例子。如下: 1) 共享扩展项    每个 LAB 有 16 个共享扩展项。 共享扩展项就是 ...
2011年08月07日 11:13   |  
乘积项   共享  

XA Spartan-3E系列FPGA外部配置存储器问题

找不到XA Spartan-3E系列的外部配置存储器。只能找到XC Spartan系列的对应的配置存储器, 在XA Spartan-3E的PDF里看到Platform Flash is not supported within the XA family 这是什么意思, ...
2011年07月22日 16:38

新手求教:关于FPGA集成设计环境

各位大虾: 小弟为FPGA初学菜鸟,想完成一个8051 IP软核嵌入FPGA的Soc的实验,我想问一下2个问题: 1.支持ACTEL FPGA开发的集成设计环境Libero是否已经包括所有的调试工具?如逻辑仿 ...
2011年07月21日 20:47

哪可以下载到详细的fpga verilog hdl的视频教程?

请问在哪可以下载到详细的fpga verilog hdl的视频教程?
2011年07月13日 20:20   |  
FPGA   HDL   verilog   视频教程  

程序求助:work_en_pos是干什么用的?

always @(posedge clk_sys or negedge rst_sys_n) begin if(!rst_sys_n) work_en_1d
2011年07月06日 16:03

有谁对FPGA精通的

有谁对FPGA精通的,能不能指点我一下
2011年06月13日 22:45   |  
FPGA  

中值滤波?

群里有没有做中值滤波的,用硬件实现时,如何快速筛选中值的?有的话,交流下,EMAIL:supermate2008@126.com
2011年05月20日 13:06

ISE熟练的前辈?

论坛里有没有ISE熟练的前辈,就是对XILINX特别熟悉,请问如何手动调整布线?关键路径上的时序不满足,怎么修改?
2011年05月20日 13:05

为何除法器IP内核仿真总是高阻状态

我刚开始玩FPGA,发现不能直接使用除法,需要使用除法内核(暂时没考虑自己别写除法程序)。 我尝试了IP内核中的Math Functions--dividers, 里面有2个IP核,我都试过了,仿真的时候输出总是高 ...
2011年05月16日 21:01

ISE破解

谁有Xilinx ISE 12.4的破解软件啊,麻烦大家帮我一下,谢谢了……
2011年04月19日 11:33

xilinx MCB设计求助

新手问题, 用xilinx的MCB设计一个LPDDR,IP核是可以用它的工具生成了,但是我怎么使用它。 比如说,我需要从LPDDR接口读出的某个地址里面的数据,如何操作? 我的做法是,直接新建一个模 ...
2011年04月18日 16:07

每次编译 结果不同

请教 我用qpsk调制 编译一次 IQ输出不同 就是 输出波形上面有毛刺 反映到频谱上就是波形不好 有杂波。
2011年04月15日 15:15

厂商推荐

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
返回顶部