台积电反击28nm工艺良率问题传言

发布时间:2012-2-7 09:15    发布者:李宽
关键词: 28nm , 台积电
前日曾有报道称,台积电28nm工艺技术受困 IBM 32nm工艺有望抢得先机。台积电(TSMC)日前回应了稍早前分析师指称该公司28nm CMOS工艺存在着良率问题的说法。

台积电欧洲公司总裁Maria Marced重申她与其他台积电高层之前所强调的:减少28nm节点的缺陷密度一直在掌握中,以量产进度来看甚至快于40/45nm工艺技术。

Marced承认,每一代工艺节点在推出时都会有些问题,但台积电的工程师总能迅速迎接挑战。“所有事情都变得更加困难。我们已经在40nm学到很多了。我们的工程团队也不断针对各个设计定案(tape-out)进行努力,减少缺陷密度并提高良率,”她说。“到了20nm节点,可预见这将更加困难,但我们仍然看好未来的技术发展趋势。”

Marced强调其乐观是来自于台积电目前已经有36款IC进入量产,另外还有132个设计定案在进行中。“28nm的发展要比之前的40/45nm快上三倍,”她说。

2011年第四季,28nm晶圆生产约占台积电营收的2%,销售额约7,000万美元,Marced说。预计该比重在2012年将上升到5%,销售额则预期提高到1.7亿美元。而针对2012年度,台积电预计28nm晶圆生产占总营收比重将可达10%。

一个被分析师指称遭遇良率问题的工艺节点,能够在2季之内将销售额从7,000万美元提高到1.7亿美元,成绩应该“不算太坏”,Marced说。
本文地址:https://www.eechina.com/thread-85726-1-1.html     【打印本页】

本站部分文章为转载或网友发布,目的在于传递和分享信息,并不代表本网赞同其观点和对其真实性负责;文章版权归原作者及原出处所有,如涉及作品内容、版权和其它问题,我们将根据著作权人的要求,第一时间更正或删除。
w888_2006 发表于 2014-2-5 10:41:30
不错
您需要登录后才可以发表评论 登录 | 立即注册

厂商推荐

  • Microchip视频专区
  • Dev Tool Bits——使用MPLAB® Discover浏览资源
  • Dev Tool Bits——使用条件软件断点宏来节省时间和空间
  • Dev Tool Bits——使用DVRT协议查看项目中的数据
  • Dev Tool Bits——使用MPLAB® Data Visualizer进行功率监视
  • 贸泽电子(Mouser)专区

相关视频

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表