例说FPGA连载46：Qsys系统搭建与软件开发之功能概述特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1c0nf6Qc 如图5.1所示，本实例使用Quartus II的Qsys评估构建一个 ...
2016年11月14日 15:37
例说FPGA连载45：DDR控制器集成与读写测试之板级调试特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1c0nf6Qc ① 打开“…\prj\vip_ex2”文件夹下的工程。② 点击Quar ...
2016年11月09日 17:07
例说FPGA连载44：DDR控制器集成与读写测试之Verilog代码解析特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1c0nf6Qc 本实例有8个模块，3个层级。其层次结构如图4.22 ...
2016年11月08日 17:49
例说FPGA连载43：DDR控制器集成与读写测试之DDR2引脚电平设置特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1c0nf6Qc DDR2的标准IO电平不是我们接触最多的3.3V TTL ...
2016年11月03日 17:55
例说FPGA连载42：DDR控制器集成与读写测试之DDR2 IP核接口时序特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1c0nf6Qc 用户逻辑和DDR2 IP核之间的接口并不是什么新 ...
2016年11月03日 17:15
例说FPGA连载41：DDR控制器集成与读写测试之DDR2 IP核接口描述特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1c0nf6Qc 如图4.13所示，这是DDR2 IP核与外部接口的功 ...
2016年10月27日 16:13
FPGA+USB3.0+LVDS高速传输方案 不要误会，绝对不是标题党，货真价实，我们是来免费扩散资料的，FPGA+USB3.0+LVDS高速传输方案，相关资料百度公共网盘中供免费下载： https://pan.baidu.com/s/1p ...
2016年10月21日 17:48
例说FPGA连载40：DDR控制器集成与读写测试之DDR2控制器IP配置特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1c0nf6Qc DDR2 IP核配置① 在新建的工程中，点击菜单“To ...
2016年10月19日 18:17
善用Vivado工程配置文件xpr快速工程创建对于第一次新建工程，没啥捷径，建议大家规规矩矩的使用Vivado的GUI创建工程。完成工程创建后，我们找到这个新建工程下的.xpr文件，它是工程配置文件。如 ...
2016年10月19日 17:42
例说FPGA连载39：DDR控制器集成与读写测试之FPGA片内RAM设置与集成特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1c0nf6Qc ① Quartus II工程中，点击菜单“ToolsàM ...
2016年10月14日 17:48
基于Xilinx MIS IP的DDR3读写User Interface解析特权同学，版权所有，转载请注明出处参考文档：ug586_7Series_MIS.pdf1. Command时序首先，关于User Interface的Command时序，ug中只给出以下波 ...
2016年10月13日 14:53
例说FPGA连载38：DDR控制器集成与读写测试之FPGA片内RAM概述特权同学，版权所有配套例程和更多资料下载链接：http://pan.baidu.com/s/1c0nf6Qc 我们所使用的Cyclone IV系列FPGA器件内嵌丰富的M ...
2016年10月12日 17:03
