x
x

FPGA/CPLD文章列表

例说FPGA连载56:VGA显示驱动之复用引脚设置

例说FPGA连载56:VGA显示驱动之复用引脚设置

例说FPGA连载56:VGA显示驱动之复用引脚设置特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1c0nf6Qc 在该实例中,SF-VGA子板连接到VIP核心板的插座P4。在分配好引脚 ...
2016年12月05日 17:58
例说FPGA连载55:VGA显示驱动之功能概述

例说FPGA连载55:VGA显示驱动之功能概述

例说FPGA连载55:VGA显示驱动之功能概述特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1c0nf6Qc VGA(Video Graphics Array)即视频图形阵列,是IBM在1987年随PS/2( ...
2016年12月03日 17:31
例说FPGA连载54:NAND Flash实例之Avalon-ST总线

例说FPGA连载54:NAND Flash实例之Avalon-ST总线

例说FPGA连载54:NAND Flash实例之Avalon-ST总线特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1c0nf6Qc 相对于Avalon-MM总线基于地址映射的访问方式,Avalon-ST总 ...
2016年12月01日 17:13
例说FPGA连载53:NAND Flash实例之Avalon-MM总线

例说FPGA连载53:NAND Flash实例之Avalon-MM总线

例说FPGA连载53:NAND Flash实例之Avalon-MM总线特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1c0nf6Qc 话说Avalon-MM总线就好像一条康庄大道,而各个主机或是从机 ...
2016年11月28日 17:42
例说FPGA连载52:NAND Flash实例之总线的概念

例说FPGA连载52:NAND Flash实例之总线的概念

例说FPGA连载52:NAND Flash实例之总线的概念特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1c0nf6Qc 关于总线,比较官方的说法是:总线(Bus)是计算机各种功能部件 ...
2016年11月26日 16:52
例说FPGA连载50:NAND Flash实例之功能概述

例说FPGA连载50:NAND Flash实例之功能概述

例说FPGA连载50:NAND Flash实例之功能概述特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1c0nf6Qc 本实例在工程实例3的基础上,添加了一个自定义的NAND Flash控制 ...
2016年11月21日 17:27
例说FPGA连载49:Qsys系统搭建与软件开发之板级调试

例说FPGA连载49:Qsys系统搭建与软件开发之板级调试

例说FPGA连载49:Qsys系统搭建与软件开发之板级调试特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1c0nf6Qc ① 打开“…\prj\vip_ex3”文件夹下的工程。② 使用Progr ...
2016年11月18日 17:01
例说FPGA连载47:Qsys系统搭建与软件开发之导入软件工程

例说FPGA连载47:Qsys系统搭建与软件开发之导入软件工程

例说FPGA连载47:Qsys系统搭建与软件开发之导入软件工程特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1c0nf6Qc 打开EDS后,点击“FileàImport”,如图5.46所示,选 ...
2016年11月14日 16:40
例说FPGA连载46:Qsys系统搭建与软件开发之功能概述

例说FPGA连载46:Qsys系统搭建与软件开发之功能概述

例说FPGA连载46:Qsys系统搭建与软件开发之功能概述特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1c0nf6Qc 如图5.1所示,本实例使用Quartus II的Qsys评估构建一个 ...
2016年11月14日 15:37
例说FPGA连载45:DDR控制器集成与读写测试之板级调试

例说FPGA连载45:DDR控制器集成与读写测试之板级调试

例说FPGA连载45:DDR控制器集成与读写测试之板级调试特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1c0nf6Qc ① 打开“…\prj\vip_ex2”文件夹下的工程。② 点击Quar ...
2016年11月09日 17:07
例说FPGA连载44:DDR控制器集成与读写测试之Verilog代码解析

例说FPGA连载44:DDR控制器集成与读写测试之Verilog代码解析

例说FPGA连载44:DDR控制器集成与读写测试之Verilog代码解析特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1c0nf6Qc 本实例有8个模块,3个层级。其层次结构如图4.22 ...
2016年11月08日 17:49
例说FPGA连载43:DDR控制器集成与读写测试之DDR2引脚电平设置

例说FPGA连载43:DDR控制器集成与读写测试之DDR2引脚电平设置

例说FPGA连载43:DDR控制器集成与读写测试之DDR2引脚电平设置特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1c0nf6Qc DDR2的标准IO电平不是我们接触最多的3.3V TTL ...
2016年11月03日 17:55

厂商推荐

  • Microchip视频专区
  • AOE | 时钟与时序(2/7):什么是理想时钟?
  • KSZ989x系列交换机应用设计要点培训教程
  • AOE | 时钟与时序(4/7):频率与相位之间的关系是怎样的?
  • AOE | 时钟与时序(3/7):什么是时钟相位?
  • 贸泽电子(Mouser)专区

本周文章排行榜

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
返回顶部