在系统可编程技术(ISP—In System Programming)及其在系统可编程系列器件,是90年代迅速发展起来的一种新技术和新器件。
现场可编程器件(FPGA和CPLD)等ISP器件无须编程器,利用器件厂商 ...
1 ISE 软件的运行及ModelSim 的配置
2 创建一个新工程
3 创建一个VHDL源文件框架
4 利用计数器模板向导生成设计
*5 仿真
6 创建Testbench波形源文件
7 设置输入仿真波 ...
传统的、基于通用DSP处理器并运行由C语言开发的算法的高性能DSP平台,正在朝着使用FPGA预处理器和/或协处理器的方向发展。这一最新发展能够为产品提供巨大的性能、功耗和成本优势。
尽管优 ...
FPGA市场早在90年代后期就经过了一番激烈整合,许多业者不是退出PLD市场,就是出售其PLD业务部门,或将PLD业务部门分立成独立公司,或进行购并等。时至今日,FPGA市场的主要业者仅剩数家,包括A ...
这是一个在逻辑设计中注意事项列表,由此引起的错误常使得设计不可靠或速度较慢,为了提高设计性能和提高速度的可靠性,必须确定设计通过所有的这些检查。
可靠性
1. 为时钟信号选用全 ...
按照摩尔定律,随着工艺尺寸的降低,性能和密度在不断提高,但是却很难控制好功耗,难以跟上摩尔定律的预期。为了能够使系统级功耗保持在最低水平上,65nm Altera Stratix III FPGA采用了多种工 ...
在现今应用FPGA进行芯片电路设计的领域,已经使用HDL语言以及拥有强大功能的逻辑综合工具来进行设计。同时,高速电路也越来越被普遍使用,这一趋势使得芯片设计工程师把眼光越来越多的投向对后 ...
历史
Verilog HDL 是硬件描述语言的一种,用于数字电子系统设计。该语言是 1983 年由 GDA ( GateWay Design Automation )公司的 Phil Moorby 首创的。 Phil Moorby 后来成为 Verilog - X ...
1 引言
随着微电子技术的迅速发展,人们对数字系统的需求也在提高。不仅要有完善的功能,而且对速度也提出了很高的要求。对于大部分数字系统,都可以划分为控制单元和数据单元两个组成部分 ...
FPGA等效门数的计算方法有两种:
1. 把 FPGA基本单元,(如 LUT+FF,ESB/BRAM)和实现相同功能的标准门阵列比较,门阵列中包含的门数即为该 FPGA 基本单元的等效门数, 然后乘以基本单元和数目 ...
在使用FPGA做数字电路设计的流程中,综合是其中非常重要的一个步骤。同样的设计源代码,无论是VHDL或Verilog HDL,采用不同的综合工具综合会产生不同的结果。
通过使用LeonardoSpectrum Lev ...
随着FPGA器件体积和复杂性的不断增加,设计工程师越来越需要有效的验证方。时序仿真可以是一种能发现最多问题的验证方法,但对许多设计来说,它常常是最困难和费时的方法之一。过去,采用标准台 ...