FPGA/CPLD 今日: 0|主题: 4955|排名: 25

1 ... 24 25 26 272829 30 31 32 ... 248 / 248 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[下载] 至芯炼狱传奇系列教程	zxopen09 2014-11-20	199900	zxopen09 2019-9-30 15:49
[文章] 玩转Zynq连载29——[ex51] 制作裸跑程序的启动文件BOOT.bin	rousong1989 2019-9-30	03122	rousong1989 2019-9-30 14:19
[文章] 玩转Zynq连载28——[ex50] 第一个Zynq系统工程“Hello Zynq”	rousong1989 2019-9-30	02667	rousong1989 2019-9-30 13:24
[新闻] Achronix加入台积电（TSMC）半导体知识产权（IP）联盟计划	eechina 2019-9-28	03142	eechina 2019-9-28 15:15
[文章] 玩转Zynq连载27——导出PS硬件配置和新建SDK工程	rousong1989 2019-9-25	02241	rousong1989 2019-9-25 09:50
[新品] 面向VMware等合作伙伴，英特尔出货Stratix 10 DX FPGA	eechina 2019-9-23	02779	eechina 2019-9-23 10:30
[文章] 玩转Zynq连载26——Vivado中PL的功能仿真	rousong1989 2019-9-20	02514	rousong1989 2019-9-20 12:10
[文章] 玩转Zynq连载25——[ex04] 基于Zynq PL的自定义IP核集成	rousong1989 2019-9-20	02373	rousong1989 2019-9-20 11:40
[下载] 【时序约束资料包】培训课程Timing VIVADO	luckyb1 2018-8-1	16022	jimcmwang 2019-9-18 14:43
[下载] 数字设计时序分析经典：Timing (Kluwer, 2004) ...2	wp1981 2010-11-7	328741	jimcmwang 2019-9-18 14:37
[文章] 玩转Zynq连载24——用户自定义IP核的移植	rousong1989 2019-9-15	01896	rousong1989 2019-9-15 10:06
[文章] 为快速增长的网络边缘人工智能应用提供更高性能的解决方案	eechina 2019-9-12	02427	eechina 2019-9-12 10:05
从原理图到PCB的设计流程	geeway 2019-9-11	03401	geeway 2019-9-11 22:03
[文章] 高速串行信号(SerDes)的工作原理和应用	鬼谷清泉 2019-9-11	02812	鬼谷清泉 2019-9-11 10:26
[文章] 高速总线设计指导书	鬼谷清泉 2019-9-11	02157	鬼谷清泉 2019-9-11 10:25
[文章] 玩转Zynq连载23——用户自定义IP核的创建与封装	rousong1989 2019-9-9	01883	rousong1989 2019-9-9 11:09
[文章] 高云半导体将于9月17参加FPGA全球大会	lantsuen 2019-9-6	01946	lantsuen 2019-9-6 14:38
[文章] 玩转Zynq连载22——[ex03] 基于Zynq PL的PLL配置实例	rousong1989 2019-9-6	01630	rousong1989 2019-9-6 08:19
[文章] 玩转Zynq连载21——Vivado中IP核的移植	rousong1989 2019-9-4	02322	rousong1989 2019-9-4 10:11
[文章] 玩转Zynq连载20——基于FPGA的模块化设计	rousong1989 2019-8-31	01453	rousong1989 2019-8-31 09:42

1 ... 24 25 26 272829 30 31 32 ... 248 / 248 页下一页

版块导航

FPGA/CPLD 今日: 0|主题: 4955|排名: 25

快速发帖

浏览过的版块