新思科技与英特尔深化EDA与IP合作，全球首发基于18A工艺的PowerVia背面供电代工方案
发布时间：2025-5-22 10:42
发布者：eechina
|
在近日举行的英特尔代工Direct Connect 2025大会上，全球EDA与IP解决方案领导者新思科技（Synopsys）宣布与英特尔代工服务（Intel Foundry Services, IFS）达成深度合作，推出覆盖Intel 18A及18A-P工艺节点的全栈式设计解决方案。双方联合实现业界首个商用PowerVia背面供电技术代工方案，并依托AI驱动的数字和模拟设计流程，为AI、高性能计算（HPC）及数据中心芯片提供从硅片到系统的全链路加速能力。 技术突破：AI驱动设计流程+PowerVia背面供电双引擎 此次合作的核心亮点包括： AI驱动设计流程认证：新思科技数字和模拟设计流程已通过英特尔18A工艺认证，并针对18A-P工艺完成量产优化。其AI算法可动态调整晶体管级参数，将设计迭代周期缩短30%，功耗优化效率提升25%。 PowerVia背面供电商用化：作为全球首个支持PowerVia技术的EDA方案，新思科技通过热效应感知功能实现供电网络与信号互连的物理隔离，将芯片功耗降低18%，信号完整性提升40%。该方案已应用于英特尔18A工艺风险试产芯片，良率达到92%以上。 3D IC平台协同优化：新思科技3DIC Compiler平台无缝集成英特尔EMIB 2.5D与Foveros 3D封装技术，支持UCIe接口自动布线与芯粒（Chiplet）互连验证，可将多裸晶芯片系统设计周期压缩50%。 
IP组合：覆盖PCIe 7.0、224G以太网等下一代接口 为加速客户产品上市，新思科技推出针对18A工艺的全场景IP组合： 高速接口IP：PCIe 6.0/7.0、224G以太网、UCIe 2.0，其中PCIe 7.0 IP基于PAM4调制技术，单通道速率达112GT/s，较PCIe 5.0提升4倍。 基础IP与SLM IP：嵌入式存储器、逻辑库、IO库及PVT传感器，支持-40℃至125℃宽温域工作，满足车规级芯片需求。 芯片生命周期管理IP：内置硬件级安全引擎与实时健康监测模块，可预测芯片退化并触发动态修复。 生态协同：从18A到14A-E的代际演进 双方合作已延伸至英特尔下一代工艺节点： 18A-P工艺量产准备：新思科技EDA工具包针对18A-P的RibbonFET晶体管与增强型PowerVia技术完成优化，支持0.6V超低电压设计，能效比达18A工艺的1.3倍。 14A-E工艺早期协同：新思科技已启动针对14A-E工艺的设计技术协同优化（DTCO），重点攻克PowerDirect直接触点供电技术与1.8nm以下制程的光刻对准难题。 市场影响：重塑埃米级芯片竞争格局 据Counterpoint Research预测，2026年全球基于18A及以下工艺的AI芯片市场规模将突破120亿美元，年复合增长率达65%。新思科技与英特尔的合作将直接推动： AI推理芯片能效革命：通过PowerVia技术与新思科技IP组合，AI推理芯片的每瓦性能（TOPS/W）可提升2倍，加速大模型在边缘端的部署。 数据中心算力跃迁：基于18A工艺的HPC芯片支持每秒千万亿次浮点运算（PetaFLOPS），配合新思科技224G以太网IP，可构建单柜100TB/s带宽的AI集群。 芯粒生态标准化：作为英特尔代工芯粒联盟创始成员，新思科技将推动UCIe 2.0与3D IC平台的互操作性标准，降低芯粒设计门槛。 行业评价：从工具链到生态链的范式升级 英特尔代工生态系统技术办公室副总裁Suk Lee表示：“与新思科技的合作不仅限于工具链优化，更通过PowerVia、RibbonFET等创新技术的联合攻关，实现了设计-制造-封装的‘三域协同’。客户可基于双方方案，在6个月内完成从架构定义到流片的全流程。” 新思科技IP事业部高级副总裁John Koeter指出：“埃米级工艺对EDA与IP的要求已超越传统PPA（功耗、性能、面积）范畴，需融入热管理、应力分析、安全防护等多维度考量。我们的解决方案正是为此而生。” |
网友评论