本文主要介绍硬件接口资源以及设计注意事项等内，其中测试的应用板卡为TMS320C6678 DSP + Xilinx Kintex-7 FPGA核心板，它 是一款基于TI KeyStone架构C6000系列TMS320C6678八核C66x定点/浮点DSP与Xilinx Kintex-7 FPGA处理器设计的高端异构多核评估板。
本期测试时候，需要注意，TMS320C6678+Kintex-7核心板的DSP端IO电平标准一般为1.8V，FPGA端的IO电平一般不超过3.3V，当外接信号电平与IO电平不匹配时，中间需增加电平转换芯片或信号隔离芯片。按键或接口需考虑ESD设计，ESD器件选型时需注意结 电容是否偏大，否则可能会影响到信号通信。
核心板DSP端的IO电平标准一般为1.8V，FPGA端的IO电平一般不超过3.3V，当外接信号电平与IO电平不匹配时，中间需增加电平转换芯片或信号隔离芯片。按键或接口需考虑ESD设计，ESD器件选型时需注意结电容是否偏大，否则可能会影响到信号通信。
图 1 TL6678F-EasyEVM硬件资源框图
图 2 TL6678F-EasyEVM硬件资源框图
SOM-TL6678F核心板
SOM-TL6678F核心板板载DSP、FPGA、CPLD、ROM、RAM、晶振、电源、LED等硬件资源，并通过工业级高速B2B连接器引出IO。核心板硬件资源、引脚说明、电气特性、机械尺寸、底板设计注意事项等详细内容，请查阅《SOM-TL6678F核心板硬件说明书。
图 3 核心板硬件框图
图 4
图 5
B2B连接器
评估底板采用4个申泰(Samtec)公司工业级高速B2B连接器，共720pin，间距0.5mm，合高5.0mm。
其中2个180pin公座B2B连接器(CON0A、CON0B)，型号BTH-090-01-L-D-A-K-TR，高度4.27mm。2个180pin母座B2B连接器(CON0C、CON0D)，型号BSH-090-01-L-D-A-TR，高度3.25mm。B2B连接器单端最高通信速率为18Gbps，差分最高通信速率为19Gbps。
图 6
图 7
电源接口
CON19为12V5A直流输入DC-005电源接口，外径5.5mm，内径2.1mm。SW8为电源开关。
图 8
图 9
图 10
设计注意事项：
VDD_12V_BRD通过LM2596S-ADJ（DC-DC降压芯片）输出VDD_9V_BRD供核心板使用。 VDD_9V_BRD(VDD_9V_SOM)在核心板内部未预留总电源输入的储能大电容，底板设计时请在靠近B2B连接器位置放置储能大电容。 VDD_3V3_BRD主要为核心板板载FPGA提供BANK电源，以及为评估底板其他外设供电。
图 11
2.5V电源设计
2.5V电源主要为核心板板载FPGA提供BANK电源，以及为评估底板SGMII 电路供电。
图 12
图 13
BANK电压配置电路
核心板内部已将BANK 0、BANK 14、BANK 16电平配置为1.8V，同时将BANK 33、BANK 34电平配置为1.5V。评估底板已将VDD_3V3_BRD转换为1.8V和1.5V输出，可用于灵活配置BANK 12、BANK 13、BANK 15供电,评估底板已将BANK 32电平配置为1.8V。
图 14
图 15
J1为BANK电压配置接口，可通过跳线帽灵活配置BANK 12、BANK 13、BANK 15供电为1.5V、2.5V或3.3V。
注意：切勿使用跳线帽将J1的第1、3、5引脚进行短接。
图 16
图 17
LED
评估底板具有LED0、LED1、LED2、LED3、LED4、LED5共6个LED。
LED0为电源指示灯，系统上电后默认点亮。
图 18
LED1、LED2为DSP端用户可编程指示灯，默认低电平点亮。
图 19
图 20
LED3、LED4、LED5为FPGA端用户可编程指示灯，默认高电平点亮。
图 21
JTAG接口
评估底板由同一组DSP JTAG信号引出2个调试接口CON8和CON7，二者不可同时使用。
CON8为DSP端TI Rev B JTAG 仿真调试接口，采用14pin简易牛角座连接器，间距2.54mm，可适配创龙科技的TL-XDS100V2、TL-XDS200仿真器和TL-XDS560V2仿真器。
图 22
CON7为DSP端TI 60pin MIPI高速仿真接口，可适配创龙科技TL-XDS560V2仿真器。
图 21
图 23
CON10为FPGA JTAG仿真调试接口，采用14pin简易牛角座连接器，间距2.0mm，可适配创龙科技的TL-DLC10下载器。
图 24
图 24
设计注意事项：
| 
发表于 2024-7-9 13:44:49
