纵观世界前20、30大半导体公司当中，其投入大约有超过50%是在软件方面，所以软件已经成为半导体公司非常重要的一个营收模式。
　　
　　曾提出“许氏循环”的中电集团58所的许居衍院士在会上介绍了他对半导体特征循环的研究，认为半导体或主流产品总是沿着“通用—专用”波动，每十年循环一次。现在正处在第三次循环的专用波动周期(2008-2018年)，早期许院士称之为SoW(SystemonWafer)，即现在的SoC(系统芯片)，接下来就将进入用户可重构(User-Reconfigurable)系统级芯片(U-SoC)为特征的通用波动周期(2018-2028年)。
　　
　　Synopsys(新思)的首席营运主任及总裁陈志宽十分赞同即将进入U-SoC的观点，并指出U-SoC阶段将需要更多的软件。另外，据Synopsys推测，未来芯片结构中，将有50%的内存，25%的IP(知识产权)，其余25%才是fabless(设计公司)自己的创新。这50%的内存说明未来芯片需要大量软件。
　　
　　MentorGraphics(明导)公司不仅继续发展IC设计的EDA工具，还推出了面向嵌入式系统软件的ESA(嵌入式设计自动化)平台。其亚太区技术总监AndrewMoore博士称，ESA提供了更高阶的平台，趋向于模组化、高阶的语言来开发这个软件。例如，早期的DOS系统控制x86处理器，后来大家使用PC(电脑)的软件非常多样化，主要因为Windows平台提供了更高阶的语言，可以直接去控制这些应用软件。具体来看，你把高阶语言拆开之后，可看出其结构是一层层的，像是组合语言，最底层是汇编语言/机器语言。今天ESA针对基于ARM、MIPS核的处理器芯片来开发，将在处理器和应用之间构建出一个ESA平台，使用户可以从更高阶的角度来开发软件。
　　
　　ESA和EDA(电子设计自动化)的关系是相辅相成的。EDA工具主要是来协助设计硬件(IC)，即设计处理器周边的一些接口。将来在设计出来的硬件上所运行的就是ESA软件。因此EDA和ESA共同服务SoC的平台，是一硬一软两方面。
　　
　　轻设计比MTK还MTK
　　
　　芯原(VeriSilicon)公司董事长兼总裁戴伟民博士分析认为，中国台湾IC业起步比中国大陆晚，当时如果没有晶圆代工(foundry)业，不可能有MTK(联发科技)等世界级的fabless。因为台湾的设计公司和国际IDM(集成器件制造商)巨头规模相差甚远。那么中国大陆应该如何根据自身条件突破呢?其中一种方案是从fabless跨越到design-lite(轻设计)。
　　
　　design-lite大概是从三四年前流行的fab-lite(轻制造)引申而来。轻制造意味着IDM减少对制造的投资，只集中于某些特殊的应用的制造，把其余外包给代工厂，如TSMC和中芯国际(SMIC)。与轻制造有些不同，轻设计意味设计公司专注于规范、架构、核心IP和软件等，而把设计实现和供应链管理外包给设计代工公司(如芯原)。由于SoC盛行，芯片设计公司的门槛不断提高，像汉王等系统公司将向下移动到自己的一些关键芯片的增值和差异化方面。在系统公司而言，它们的核心竞争力除了规范和软件外，还有品牌和渠道。
　　
　　戴伟民认为这是另外一个层次的开放，比MTK还MTK(开放)。因为纵观现在中国很多企业在推xPad。那么xPAD是谁在操盘?可能是深圳厂商。但或许一些企业连IP都不会写，为什么会成功?因为圈地比盖房子更重要!不一定每一个人要自己造房子才能赚钱。
　　
　　但为何要做iPad的轻设计?戴伟民分析认为，手机业的教训是手机设计厂商打来打去，红海里苦斗，但都要到MTK买芯片。不过xPAD轻设计模式可以帮助用户定制，芯片都不需要做了(而MTK还要给用户提供芯片)。具体来说，你可定制给学生、老人、农民工、医疗终端、汽车电子等，因为这些差异化的应用不可能全买一块大芯片。你还可以更进一步——自己连芯片都没有，采用设计代工。
　　
　　多元、细分市场是超越机会
　　
　　包括许居衍院士、TSMC[5]、芯原、iSuppli等多位专家认为xPad对中国大陆是个机会。iSuppli的高级分析师顾文军从跨栏项目拿金牌联想到了如何找到中国本土企业的优势。“我们跳高跳不过白人，短跑跑不过黑人，这就像如果中国大陆去做PC组件较难——中国台湾已经在此市场了，做手机已经是MTK主导了。”顾文军说，“但xPad不上不下、不大不小，像大屏幕的智能手机?还是小屏的PC、上网本?这就像100米跑道上放了几个栏，不是跳得最高或跑得最快就最有优势，这样我们拿了冠军。同理，本土企业需要从多元化、细分化市场上找机会。
　　
　　但做xPAD需要注意两点，芯原的戴伟民说，首先是技术的同步性，例如竞争对手做40nm，你65nm;对手用ARMCortex-A9核，你用ARM11，你再怎么做也不行。其次需要设计创意来实现良好的用户体验。中国搞动漫的、艺术的人才很多，可惜还没集中到电子行业!
　　
　　三大EDA巨头眼里的设计挑战
　　
　　Cadence认为：软件对半导体公司来说是个新挑战，因为他们传统只设计硬件，现在还要设计软件。为此，Cadence把新的EDA转型称作EDA360(图1)。EDA360希望帮助半导体公司解决三个层次的问题：1,系统实现，包括早期的软件开发，系统级的验证和纠错;2,SoC(系统芯片)实现，帮助客户去解决SoC中像¬reware的问题等底层软件的开发，以及与器件相关的软件开发;3,芯片实现层次，主要解决传统问题，包括低功耗等。
　　
　　尽管Cadence拥有从IC设计到PCB(印制电路板)、系统设计一整套平台，但还需要整个产业的合作，诸如IP供应商、IP(知识产权)和设计服务公司、代工厂、与硬件相关的软件，这其中还包括了Cadence的EDA同行们。
　　
　　Mentor的AndrewMoore认为，当芯片设计规模越来越大、未来有望达到400亿晶体管时，为了克服大规模IC的设计挑战，有四方面的重要技术。
　　
　　第一，硬件仿真技术(emulation)。是使用硬件的解决方案来提高IC设计、验证的效率。这从逻辑学上看是非常有趣的一件事——用硬件来设计硬件，就像机器人自己在设计一个人一样。我们大幅度地使用硬件来提高整个验证的效能。
　　
　　第二，系统设计。现在CPU核大量被使用在现在的SoC设计当中，像ARM核、MIPS核等等，通过软硬件协同仿真技术，可以大幅提高系统设计的效率。首先对于这些CPU的指令集进行建模，之后我们就不需要让CPU在进行系统级仿真时使用比较耗时的RTL仿真，我们可以对一些常用的商用处理器进行CPU的指令集建模。这样就可以大幅地提高设计效率：首先，我们提高了整个系统级验证仿真的效能，其次，可以提早让软件进行开发，因为这等于我们可以直接在EDA平台上先把产品原型实现。这样软件可以提早在这个平台上进行开发。而且EDA平台可以提高侦错能力，这是传统硬件原型无法达到的。因为软硬件协同的功能可以让系统时钟停下来，这时当软件有Bug时很容易去纠错，也能轻易知道到底是哪个CPU、哪条指令导致硬件和软件的问题。
　　
　　第三，物理设计与验证。Mentor的Calibre平台已经向自动布局布线流程和物理验证流程整合，这样可以大幅提高后面物理验证的速度。
　　
　　第四，ESA的机遇。从EDA设计及之后的流片/制造来看，事实上尽管晶体管数量越做越大，但芯片的制造和研发成本却没有大幅提高，反而是软件开发的成本在上升，例如iPhone手机上有越来越多的应用程序。如何加快软件开发的速度，以及如何能够减少软件的开发成本?Mentor的ESA愿景是解决这方面的问题。
　　
　　Synopsys的陈志宽指出，从国际上来看，设计挑战是：设计成本越来越高，而且最大的成本支出来自软件和认证，需要EDA供应商和代工厂一起来解决。二是从芯片设计到仿真、验证再到流片，软件和验证的时间占了流程大一大半，需要着力提升效率。三是低功耗设计。中国大陆IC设计业面临着三个挑战：需要好的IP，上市时间更快，成本更低。
　　
　　有人担心IP用多了，fabless公司可能会沦为组装公司。IP年营业额2.5亿美元的Synopsys认为，实际上，整个系统怎么去验证等也很重要，只有该项目的设计人员才知道这个芯片到底要实现什么样的功能，才可做好验证;另外，软硬件协同验证等方面也很复杂，因为现在整个系统在一块芯片(SoC)上了。再有，这五年将发生一个变化：最近Conexant(科胜讯公司)推出的一款芯片有一百万行软件代码，但fabless设计该芯片大概没有一百万行的RTL(寄存器传送级)代码，所以芯片的软件比硬件更复杂。但这些芯片里的软件不是外面的应用软件公司所做，而是芯片厂商自己做的。
　　
　　模拟代工：合理制程最重要
　　
　　数字电路追求大批量制造，芯片特征尺寸在往下走，晶圆尺寸往大走，以追求低成本。但在ICCAD年会上，还活跃着很多模拟代工厂，0.18/0.13微米、4/6/8英寸等工艺仍盛行。无锡华润上华的两条6英寸线是其盈利的支柱，市场销售副总经理庄渊棋博士解释说，模拟IC不是在追求小，而是准、低功耗。人们常说模拟IC设计其实是一门艺术，需要很长的时间积累，才会对元件的特性非常清楚。提高性能只能从他的电路设计来想办法。国际上为何4英寸、6英寸工厂还继续生存?并且可以运行二三十年?在上面流片尽管成本高，为何还有很高的毛利率?最主要是这些模拟线工艺与fabless的设计完全匹配，绝不浪费任何一个环节。所以国内很多模拟fabless虽然没有自己的工厂，但和IDM相比成本仍具有优势。