从28nm迈向20nm：赛灵思的技术领先之路
发布时间：2012-11-15 15:50
发布者：eechina
|
在过去的两年中，“All Programmable”技术和器件的领先企业赛灵思（Xilinx）公司推出了数项突破性技术。近日，赛灵思全球高级副总裁、亚洲区执行总裁汤立人向我们介绍了该公司在28nm节点取得的成就和下一代20nm技术的前景。 在28nm节点，赛灵思取得了三个方面的技术领先：FPGA、SoC和3D IC。 赛灵思的28nm FPGA在2011年一季度实现首发，采用台积电的高性能低功耗（HPL）工艺，据称比竞争厂商的产品功耗低25%至50%，是行业唯一针对每瓦性能而优化的FPGA，是存储、收发器、DSP性能和集成度领先的一代。赛灵思的FPGA + ARM处理器的SoC也是业内首创，与2011年第四季度首先发售，比竞争对手领先了一年以上。该公司的3D IC也在2011年四季度首发，2012年二季度在原型设计和有线通信方面实现量产。 在设计工具方面，赛灵思新推出了替代ISE的Vivado设计套件，这是针对未来十年的“All Programmable”的全新工具。它不仅能够大幅缩短集成时间和实现时间（从过去的几各月到现在的几周），而且能够优化芯片获得最高的QoR（Quality of Results)，提升幅度达20%。 汤立人说，28nm是一个关键的节点，是下一代20nm技术的坚实基础。他说，赛灵思公司在28nm还有很多工作要做，将有更多的产品实现量产。在20nm节点，赛灵思和Altera将采用台积电相同的半导体工艺，产品的差异化将主要表现在架构上。由于成本的原因，台积电的20nm FPGA生产将不再提供多种工艺。赛灵思在28nm已经实现了所有器件采用统一架构，工艺过渡将更加方便。 
赛灵思的产品路线图 在20nm节点，赛灵思将延续FPGA、SoC和3D IC三个方面的成就。其FPGA产品将主要针对100G有线网络和多通道无线射频应用，实现更高的性能功耗比。SoC产品将针对嵌入式视觉（图像分析）、数据中心（数据连接、安全处理）等领域。3D IC将针对下一代100G和400G智能网络，满足下一代协议更好的通信质量，以及数据中心交换机的高性能和内存缓冲。这三类产品将实现下列目标。 下一代FPGA 赛灵思的下一代FPGA针对更高性能、更低功耗和更高集成度而协同优化，具有 * 专为系统优化的收发器 –最高的信道质量：拥有第二代自动均衡的 –最高的带宽：拥有100个33Gb/s 收发器 * 性能优化提升2倍 –更快的 DSP ，BRAM（Block RAM）, DDR4 及收发器 –内存带宽加大2倍 * 90％以上的布线结构 –实现更高的带宽总线和更快的设计收敛 * 功耗优化至减半 –优化的性能/瓦 –下一代模块级的功耗管理 * 集成度提升和BOM降低 1.5倍 – logic, DSP, BRAM, AMS, VCXO 提升1.5倍 第二代SoC 针对更高的性能、更低的功耗和更高的集成度而协同优化： * 第二代的多核结构 –异构（Heterogeneous）处理功耗 –高带宽 AXI 接口及安全性 * 性能优化2倍 –多核、内存和结构协同优化 –更高的带宽连接：从处理系统到结构 * 功耗优化至减半 –SoC 级的功耗管理 * 集成度增加及 BOM降低2倍 –多 CPU, DSP, FPGA, AMS –经验证的 DSP 和 C 和 RTL中的Video IP * 下一代的设计工具 –HLS支持的基于C的软件和硬件 –强大的生态系统 第二代 3D IC 专为更高性能、功耗和集成度而进行了协同设计 * 同构、异构3D –第三代的构造和裸片架构 – 支持更高性能缓冲的丰富的内存 * 第二代 3DIC 互联 –裸片之间的互联带宽增加5倍多 –行业标准的接口 * 尖端的功能 –支持未来的XCVR 协议 (56Gb/s) * 集成度提升和BOM降低 1.5倍 –逻辑增加1.5倍 (是28nm 单纯的一个芯片的3-4倍） 
赛灵思的下一代产品示图 汤立人最后总结道，赛灵思在20nm将继续领先一代，其All Programmable FPGA、第二代 SoC 和 3D IC 将实现性能加倍、功耗减半、生产力提升4倍、集成提高1.5 – 2倍、BOM 成本降低20~50%。 |
网友评论