ALLEGRO16.2出现问题“changes not saved, cannot update the env file”
——博励pcb培训整理
问题描述：
运行Cadence16.2的Allegro PCB Editor时，在Setep→Use Preferences时出现以下提示 ...
2015年08月19日 15:51
如何用Protel DXP生成Gerber文件
——博励pcb培训整理
目录： 1. 为何要将PCB文件转换为GERBER文件和钻孔数据后交PCB厂制板2. 什么是GERBER文件3. Protel DXP中Design/Board Layers&Color 介 ...
2015年08月19日 14:53
作者：马福全 一博科技高速先生团队队员
巧用16.X版本快速改变表底层布局布线
“工欲善其事，必先利其器”，做为一个LAYOUT工程狮，模块细化、布局，布线，是必备的技能，这些技能可以说是 ...
Allegro 输出文件
——博励pcb培训整理
一、坐标文件
Tool——Report——place component Report ——report——保存.xls
二、位号图
Geometry:
Top
Assembly_top：
PCB Assembly: 就是 ...
2015年08月18日 11:37
cadence布线遇到问题3（生成光绘文件中断）
——博励pcb培训整理
我在生成光绘文件的时候，出现如下错误， ERROR: aborting film - Shape with first seg=(0.200 0.200) [layer=TOP] has a vo ...
2015年08月17日 15:19
信号完整性研究：重视信号上升时间
——博励pcb培训整理
信号的上升时间，对于理解信号完整性问题至关重要，高速pcb设计中的绝大多数问题都和它有关，你必须对他足够重视。 信号上升时间并不 ...
2015年08月17日 10:54
Protel 原理图/PCB到Cadence的数据转换——博励pcb培训整理
随着PCB设计的复杂程度和高速PCB设计需求的不断增加，越来越多的PCB设计者、设计团队选择Cadence 的设计平台和工具。但是 ...
2015年08月14日 10:28
PowerPCB的两个使用技巧
——博励pcb培训整理
问题1:对板子进行大面积覆铜操作之后，通常覆铜边框被切割得支离破碎；如果想更改铺铜边框，必须先删除所有的碎铜，再删除覆铜边框。其中，删除 ...
2015年08月13日 15:42
Altium Designer如何导出Ansoft仿真文件 PCB 导出 – Ansoft中间文件 ——博励pcb培训Ansoft为工程师设计和开发电磁设计、电路和系统仿真等软件工具。
Ansoft Design ...
2015年08月13日 10:32
PCB敷铜处理经验
——博励pcb培训整理
覆铜，就是将PCB上闲置的空间作为基准面，然后用固体铜填充，这些铜区又称为灌铜。敷铜的意义在于，减小地线阻抗，提高抗干扰能力;降低压降，提高电源效 ...
2015年08月12日 11:18
Cadence Allegro小技巧之 VIA IN PAD 扇出
——博励pcb培训整理
如何将via打在焊盘中间，用Allegro可以很方便的实现。1. 选择菜单栏”Route”->”Create Fanout”
2. 在右侧”options”栏选 ...
2015年08月12日 10:16
ALLEGRO快速换层技巧-----博励pcb培训整理
打开env文件
在EVN文件里增加如下命令
funckey 1 'pop bbdrill;pop swap;subclass top'
funckey 2 'pop bbdrill;pop swap;subclass bottom'
...
2015年08月11日 16:19
