x
x

FPGA/CPLD文章列表

基于FPGA的无损图像压缩系统设计

  摘要:本文简要介绍了图像压缩的重要性和常用的无损图像压缩算法,分析了快速高效无损图像压缩算法(FELICS)的优势,随后详细分析了该算法的编码步骤和硬件实现方案,最后公布了基于该方案的 ...
2015年11月10日 14:01   |  
FPGA   图像压缩   像素点   GOLOMB-RICE   存储器  

CPLD对FPGA从并快速加载的解决方案

  现场可编程门阵列(FPGA)作为专用集成电路(ASIC)领域的一种半定制电路,可以根据设计的需要灵活实现各种接口或者总线的输出,在设备端的通信产品中已得到越来越广泛的使用。FPGA是基于静态随 ...
2015年11月10日 13:30   |  
CPLD   FPGA   modelsim  

基于CPLD和接触式图像传感器的图像采集系统

  接触式图像传感器CIS( CONTACT Image SENSOR )是继CCD之后于20世纪90年代研究和开发的一种新型光电耦合器件[1]。它将光电传感阵列、LED光源阵列、柱状透镜阵列、移位寄存器和模拟开关等集成 ...
2015年11月10日 13:29   |  
CPLD   DSP   图像传感器  

基于CPLD技术的CMOS图像传感器高速采集系统

  在当前图像传感器市场,CMOS传感器以其低廉的价格得到越来越多消费者的青睐。在目前的应用中,多数采用软件进行数据的读取,但是这样无疑会浪费指令周期,并且对于高速器件,采用软件读取在 ...
2015年11月10日 13:29   |  
CPLD   CMOS   OV7110  

基于FPGA的图像传感器驱动设计

  汽车在给人们生活带来便利的同时也带来了交通事故。其中超速行驶是造成交通事故的重要隐患之一。据研究表明,目前针对车辆超速行驶情况的道路抓拍系统中所使用的图像传感器大多为小面阵器件 ...
2015年11月10日 13:27   |  
FPGA   图像传感器  

京微雅格FPGA的仿真方法

  京微雅格是世界上除美国硅谷以外唯一自主研发并成功量产现场可编程逻辑(FPGA)芯片的公司,目前拥有数百项技术专利和近百款产品。目前,已经有越来越多的用户都开始使用国产FPGA来做自己的设 ...
2015年11月10日 13:24   |  
京微雅格   FPGA   仿真  

基于MicroBlaze软核的FPGA片上系统设计

  Xilinx公司的MicroBlaze 32位软处理器核是支持CoreConnect总线的标准外设集合。MicroBlaze处理器运行在150MHz时钟下,可提供125 D-MIPS的性能,非常适合设计针对网络、电信、数据通信和消费 ...
2015年11月10日 13:23   |  
MicroBlaze   Xilinx   FPGA  

基于ISE设计提供低功耗FPGA解决方案

  从Xilinx公司推出FPGA二十多年来,研发工作大大提高了FPGA的速度和面积效率,缩小了FPGA与ASIC之间的差距,使FPGA成为实现数字电路的优选平台。今天,功耗日益成为FPGA供应商及其客户关注的 ...
2015年11月10日 11:15   |  
FPGA   ISE  

FPGA设计开发软件ISE使用技巧之:典型实例-ChipScope功能演示

  6.8 典型实例11:ChipScope功能演示   6.8.1 实例的内容及目标   1.实例的主要内容   本节通过一个简单的计数器,使用ChipScope的两种实现流程,基于Xilinx开发板完成设计至验证的 ...
2015年11月10日 11:15   |  
FPGA   ISE  

基于京微雅格低功耗FPGA的8b/10b SERDES的接口设计

  摘要   串行接口常用于芯片至芯片和电路板至电路板之间的数据传输。随着系统带宽不断增加至多吉比特范围,并行接口已经被高速串行链接,或SERDES (串化器/ 解串器)所取代。起初, SERDES ...
2015年11月10日 11:14   |  
京微雅格   FPGA  

FPGA时序约束的6种方法

  对自己的设计的实现方式越了解,对自己的设计的时序要求越了解,对目标器件的资源分布和结构越了解,对EDA工具执行约束的效果越了解,那么对设计的时序约束目标就会越清晰,相应地,设计的 ...
2015年11月10日 11:10   |  
FPGA   时序约束  
Xilinx FPGA入门连载23:PLL实例之功能简介

Xilinx FPGA入门连载23:PLL实例之功能简介

Xilinx FPGA入门连载23:PLL实例之功能简介特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1jGjAhEm 1 PLL概述PLL(Phase Locked Loop):为锁相回路或锁相环,用来统一 ...
2015年11月10日 08:21

厂商推荐

  • Microchip视频专区
  • AOE | 时钟与时序(4/7):频率与相位之间的关系是怎样的?
  • AOE | 时钟与时序(1/7):什么是时钟以及为什么我们需要优质时钟?
  • 初学者在电源电路设计中常犯的错误(以及如何避免)
  • AOE | 时钟与时序(5/7):什么是稳定性?
  • 贸泽电子(Mouser)专区

本周文章排行榜

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
返回顶部