x
x

英特尔董事:新型晶体管设计或削弱芯片制造对EUV光刻机的依赖

发布时间:2025-6-20 15:51    发布者:eechina
关键词: 英特尔 , 晶体管设计 , EUV , 光刻机
据媒体报道,英特尔一位董事近日提出,随着环绕栅极场效应晶体管(GAAFET)和互补场效应晶体管(CFET)等新型晶体管架构的普及,芯片制造对先进光刻设备(尤其是极紫外光刻机,EUV)的依赖程度可能大幅下降。这一观点挑战了当前以光刻技术为核心的芯片制造范式,引发行业对技术路线演进的深度思考。

当前,ASML的EUV光刻机是制造7纳米及以下制程芯片的关键设备,其通过极紫外光将电路图案“打印”到硅晶圆上,支撑了摩尔定律的持续推进。然而,英特尔董事指出,GAAFET和CFET等新型晶体管设计的核心在于三维结构的复杂性,例如GAAFET通过“包裹”栅极结构提升沟道控制能力,CFET则通过堆叠晶体管组实现更高的集成密度。这些结构对制造工艺提出了全新要求:光刻环节虽仍需完成基础图案转移,但后续的刻蚀步骤需以更高精度去除多余材料,尤其是横向方向的精细加工成为关键。

该董事强调,传统芯片制造依赖光刻机缩小特征尺寸,而新型晶体管设计将迫使行业转向更复杂的刻蚀工艺。例如,GAAFET的栅极包裹过程需在纳米级尺度上实现多层材料的精确去除,CFET的堆叠结构则要求刻蚀工艺具备更高的各向异性和选择性。这种转变意味着,芯片制造商可能减少对光刻机分辨率的极致追求,转而通过优化刻蚀技术提升三维结构的成型精度。

行业分析认为,这一趋势或对光刻技术供应商ASML构成挑战。尽管ASML已推出高数值孔径EUV光刻机(High-NA EUV),但其高昂的成本和复杂的供应链限制了普及速度。与此同时,英特尔董事的观点暗示,新型晶体管设计可能通过工艺创新降低对最小特征尺寸的依赖,从而在维持高密度集成的同时减少对先进光刻设备的依赖。

值得注意的是,英特尔此前已宣布将在下一代14A制程中引入High-NA EUV光刻机,但此次董事的表态或表明,公司正同步探索通过晶体管架构创新降低对光刻技术的依赖。这一战略调整可能源于多重因素:一方面,全球半导体供应链的波动(如出口管制)增加了先进设备采购的不确定性;另一方面,三维晶体管设计的成熟为工艺创新提供了新路径。

尽管如此,光刻技术短期内仍将是芯片制造的核心环节。新型晶体管设计虽能降低对光刻机的依赖,但无法完全替代其在基础图案转移中的作用。未来,芯片制造的竞争或将转向光刻与刻蚀、沉积等工艺的协同优化,而英特尔的表态无疑为行业指明了技术演进的新方向。

随着GAAFET和CFET技术逐步进入量产阶段,芯片制造的工艺路线图可能迎来重大调整。行业观察人士指出,这一转变不仅将影响设备供应商的竞争格局,也可能推动半导体制造向更高效、更灵活的方向发展。
本文地址:https://www.eechina.com/thread-889137-1-1.html     【打印本页】

本站部分文章为转载或网友发布,目的在于传递和分享信息,并不代表本网赞同其观点和对其真实性负责;文章版权归原作者及原出处所有,如涉及作品内容、版权和其它问题,我们将根据著作权人的要求,第一时间更正或删除。
您需要登录后才可以发表评论 登录 | 立即注册

厂商推荐

  • Microchip视频专区
  • EtherCAT®和Microchip LAN925x从站控制器介绍培训教程
  • MPLAB®模拟设计器——在线电源解决方案,加速设计
  • 让您的模拟设计灵感,化为触手可及的现实
  • 深度体验Microchip自动辅助驾驶应用方案——2025巡展开启报名!
  • 贸泽电子(Mouser)专区
关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表