视频教程 VHDL语言CPLD系统设计怎没找不到了呀？我只下载下来五个 就再也找不到了
在用modelsim编译systemverilog是出现错误near "class": expecting: MACROMODULE MODULE PRIMITIVE是什么原因呢。。求高手帮忙！
2011年01月08日 21:42
我才来，积分也不多哈，所以就意思意思一下了
我刚开始学VHDL，和FPGA，无从下手，请高手指教了
觉得第一步该做什么呢
XC6SLX45T的试用报告系列之002
刚才发错地啦，发到技术应用去了，那边看帖子太不爽啦，现在发这来吧，本来想发水版的，感觉太招摇了，咱还是低调点算啦
2010年12月31日 12:37
002和001之间间隔时间貌似好长好长嘞
哈哈，上次洗衣机同学发布的002不在俺的试用报告00X系列之内哈，大家注意辨别真伪
今天还得把俺的开题报告再修改修改，BOSS今天被俺 ...
中国公司现在一般使用哪些FPGA比较多？我打算学ALTERA的Cyclone II系列的FPGA如何？
具体错误为# Illegal Grid delta. Grid delta must be greater than 1.# error on window .main_pane.wave - no action called registered下面还有一大串红字 代码编译没有问题，本来一直好好 ...
问题一：control_interface control1 (
.CLK(CLK),
.RESET_N(RESET_N),
.CMD(CMD),
.ADDR(mADDR),
.RE ...
Process (RST)
Begin
if RST = '0' then RSTY
modelsim（使用的版本为 modelsim SE plus 6.5）添加SDF文件时，发现Save钮是灰色的。大家有没有遇到过这种情况？难道是我的软件没破确好？但功能仿真是好的，现在想做后仿，结果没法添加SDF文 ...
