用PROCESS老是报错，有何诀窍呢？
请大家告知
我是新手 刚学VerilogHDL不久，编程的时候遇到了一点问题，求助各位大侠
reg [22:0] sum,sum1,sum2;
.....
if(sum1>sum2) begin sum
，大虾们好，接触FPGA有段时间了。从网上找了个代码，在xilinx的ise中写上了。但是问题来了。开发板是50Mhz的，所以它的时间就是2ns。写的代码是在分频以后分到了1S钟（一秒钟的时间是我用的 ...
各位大虾，我是新人哈，给的分挺少别见怪昂，呵呵。
谁有modelsim的下载资源能分享下吗？我找不到啊。而且安装好像很烦。
我有个modelsim xilinx edition 3的盘，但是装了一个晚上 ...
最近在跟老师做一个项目，但是我们本科生都好像是过去打扎的，因为FPGA涉及的太少了，所以想问问各位大虾们，怎么学好FPGA？
我的安装是按“读我”上弄的，可惜读我上的东西是给内行人看的，我是个外行呢，
现在我还不知道破解成功没有呢。
发个图，大家看看我的破解装上了吗？
很郁闷杀软还报毒~~~~
请问下载下来的四个文件依次怎么安装？安装过程中应该注意些什么问题？小弟是刚刚接触到FPGA，因为安装完以后有十多个G，怕以后安装错了难得重装，以后还有好好和FPGA打交道，那位仁兄能够告诉 ...
quartus II 创建文件出现 can't design entity "PP" 这是为什么呢
安装了好几遍 总是打不开 总是出现这个问题 Internal Error: Sub-system: ATCL, File: /quartus/ccl/atcl/atcl_root.cpp, Line: 1164
Error: "ATCL": Can't find a usable init.tcl in the fol ...
