查看: 3224|回复: 0

低成本ASIC技术现身,PCB将成过去?

[复制链接]
发表于 2009-8-31 09:37:49 | 显示全部楼层 |阅读模式
关键词: ASIC , PCB , 技术
我们也许很快就能跟印刷电路板(PCB)道别,并能把裸晶(bare die)装配在一种晶圆级硅电路板上,并因此摆脱那些耗电量很大的封装焊接导线。

一家新创公司siXis最近委托晶圆厂SVTC制造其嵌入式硅电路板运算模块,并声称该产品将填补印刷电路板原型与ASIC设计之间的落差;这种硅电路板并号称可做为ASIC的低成本、低耗电替代品。

siXis建议客户使用FPGA编程逻辑电路,选好内存芯片与外围电路,再让该公司把这些IC的裸晶装配到客制化硅电路板上,如此就产生一种基本上是系统级封装(system-in-package)技术的产品。

“我们公司是利用自有硅电路板技术,设计并制造嵌入式运算模块产品;所谓的硅电路板是一种大面积的被动硅组件,正面包含多层氧化物与铜布线,背面则是硅孔道 (silicon vias)、重分布层(redistribution layer)与铅锡凸块(solder bumps)。”siXis工程副总裁David Blaker介绍。

“我们以覆晶方式将逻辑IC、内存与被动组件黏着在硅电路板的正面,并将其封装起来;客户所看到的成品会很像是产业标准封装(球栅数组式)芯片,但实际上它已经是一个完整的运算系统。”Blaker补充。

siXis表示,其技术能将电路板尺寸缩小到三分之一,产生的系统在重量与耗电量上也比传统使用标准芯片的方案来得低。客户可提供原型电路板,交由该公司透过SVTC的制程转换成采用硅电路板的产品。



siXis的硅电路板设计与传统电路板设计的尺寸比较

“这种产品也能叫做“穷人的ASIC”,因为它基本上是一种使用高性能硅基板的系统级封装方案;”市场研究机构Gartner的半导体制造业研究副总裁Jim Walker指出,在硅基板上进行覆晶式系统级封装的成本虽比采用导线架、打线接合封装来得高,却很适合高性能运算应用,因为覆晶技术提供了更快、更低耗电,所需导线长度也最短的方案。

传统上若要将采用标准零件的电路板设计缩小,就是把逻辑与外围电路整合设计成客制化ASIC,再焊到PC电路板上搭配外部内存芯片;但若改用硅电路板设计,其成本估计可削减到采用传统方案的十分之一。而siXis表示设计的转换可在6个月之内完成。

siXis 亦指出,透过将芯片的导线封在相同的BPA封装中,其硅电路板设计能将寄生电容(parasitic capacitance)降低到20%以下。此外也能将内存组件与FPGA整合在一起,使其互连速度更快,并藉由削减不必要的封装层,以及将导线整合在硅电路板上、以缩减其长度与负载量等方式,降低系统的耗电。

其它使用硅穿孔的先进封装技术已朝向裸晶堆栈发展,虽免除了芯片封装间的耗电导线,却也面临3D堆栈的芯片发热使彼此温度升高的问题。而siXis的方案除了拥有尺寸小、导线短的优点,其芯片是以并排而非堆栈方式置放在硅基板上,因此只需要散热片来降低温度。

除了一些对尺寸与耗电有高要求的军事应用,siXis也锁定通讯、医疗影像、测试与量测、航天与高性能运算等领域的客户。该公司的硅电路板目前是委由SVTC以CMOSMEMS技术,以8吋或12吋晶圆来生产。
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表