作者:周伟 一博科技高速先生团队队员
最近高速先生走进千家万户(客户现场)活动进行的如火如荼,受到了邀请单位的热烈欢迎,目前我们已经在成都、西安、长沙、武汉、广州、上海、南京、杭 ...
allegro 的reuse功能操作步骤详解
——博励pcb培训整理
EDA软件中allegro的模块复用非常实用,可能通常我们的PCB工程师还用的不多,但它在某些场合下还是很有用的,一个是它能减少我们重复性 ...
Allegro中针对铺铜不能自动更新
——博励pcb培训中心整理
今天小T使用ALLEGRO铺铜时,发现挖空后不能更新,发现点更新后可以更新,知道不是命令没有执行,在下面方法的基础上找到解决方法。
...
2015年08月20日 10:28
ALLEGRO16.2出现问题“changes not saved, cannot update the env file”
——博励pcb培训整理
问题描述:
运行Cadence16.2的Allegro PCB Editor时,在Setep→Use Preferences时出现以下提示 ...
2015年08月19日 15:51
如何用Protel DXP生成Gerber文件
——博励pcb培训整理
目录: 1. 为何要将PCB文件转换为GERBER文件和钻孔数据后交PCB厂制板2. 什么是GERBER文件3. Protel DXP中Design/Board Layers&Color 介 ...
2015年08月19日 14:53
作者:马福全 一博科技高速先生团队队员
巧用16.X版本快速改变表底层布局布线
“工欲善其事,必先利其器”,做为一个LAYOUT工程狮,模块细化、布局,布线,是必备的技能,这些技能可以说是 ...
Allegro 输出文件
——博励pcb培训整理
一、坐标文件
Tool——Report——place component Report ——report——保存.xls
二、位号图
Geometry:
Top
Assembly_top:
PCB Assembly: 就是 ...
2015年08月18日 11:37
cadence布线遇到问题3(生成光绘文件中断)
——博励pcb培训整理
我在生成光绘文件的时候,出现如下错误, ERROR: aborting film - Shape with first seg=(0.200 0.200) [layer=TOP] has a vo ...
2015年08月17日 15:19
信号完整性研究:重视信号上升时间
——博励pcb培训整理
信号的上升时间,对于理解信号完整性问题至关重要,高速pcb设计中的绝大多数问题都和它有关,你必须对他足够重视。 信号上升时间并不 ...
2015年08月17日 10:54
Protel 原理图/PCB到Cadence的数据转换——博励pcb培训整理
随着PCB设计的复杂程度和高速PCB设计需求的不断增加,越来越多的PCB设计者、设计团队选择Cadence 的设计平台和工具。但是 ...
2015年08月14日 10:28
PowerPCB的两个使用技巧
——博励pcb培训整理
问题1:对板子进行大面积覆铜操作之后,通常覆铜边框被切割得支离破碎;如果想更改铺铜边框,必须先删除所有的碎铜,再删除覆铜边框。其中,删除 ...
2015年08月13日 15:42
Altium Designer如何导出Ansoft仿真文件 PCB 导出 – Ansoft中间文件 ——博励pcb培训Ansoft为工程师设计和开发电磁设计、电路和系统仿真等软件工具。
Ansoft Design ...
2015年08月13日 10:32