中科院微电子所突破碳硅三维异质集成技术 推动后摩尔时代芯片性能跃升

发布时间:2025-5-6 09:04    发布者:eechina
关键词: 中科院微电子所 , 碳硅三维异质集成技术
近日,中国科学院微电子研究所抗辐照实验室李博研究员、陆芃副研究员团队在三维互补式场效应晶体管(3D CMOS)技术领域取得重大突破。研究团队创新性地提出碳纳米管/硅异质集成(CNT/Si Heterogeneous Integration)技术,成功实现180nm SOI器件后道低温(≤150℃)碳纳米管器件集成,为突破传统硅基3D CMOS技术热预算高、工艺复杂等瓶颈提供了全新解决方案。相关成果发表于国际权威期刊《Advanced Functional Materials》,并获国内外学术界高度关注。

技术突破:低温集成与电学特性精准调控

传统硅基3D CMOS技术因高温工艺(通常>300℃)导致材料热应力、界面缺陷等问题,限制了器件性能与良率。研究团队基于碳纳米管材料优异的低温成膜能力,开发出“低温热预算构建”工艺,在150℃以下完成碳纳米管p型场效应晶体管(p-FET)与硅基n型场效应晶体管(n-FET)的垂直堆叠集成。通过优化界面接触、掺杂浓度及栅极结构,团队实现了N、P型晶体管阈值电压的精准匹配,显著提升了3D CMOS电路的噪声容限(NMH/NML=0.404/0.353×VDD),同时达成高增益(~49.9)、超低功耗(390 pW)及高均一性(片间差异<6%)等关键性能指标。

1.jpg
碳硅CMOS FET器件电学性能表现

仿真验证:14nm节点性能优势显著

为验证该技术在先进工艺节点中的潜力,研究团队联合南京大学、安徽大学团队,利用TCAD仿真工具搭建了14nm FinFET/CNT 3D CMOS电路单元。理论分析表明,相较于商用14nm FinFET工艺,碳硅异质集成器件在噪声容限、功耗及信号完整性方面均展现出显著优势。这一成果为未来高性能计算、低功耗物联网等领域的芯片设计提供了新范式。

应用前景:后摩尔时代芯片技术的重要方向

随着集成电路工艺节点逼近物理极限,三维异质集成技术被视为延续摩尔定律的关键路径。中科院微电子所此次突破不仅解决了传统3D CMOS技术中热预算高、工艺复杂等难题,更通过碳纳米管与硅基材料的优势互补,为高性能数字电路、存算一体芯片及神经形态计算硬件的研发开辟了新方向。研究团队表示,下一步将聚焦14nm及以下节点的工艺优化与可靠性验证,推动该技术向产业化应用迈进。

多学科协同创新 推动技术落地

该研究由中科院微电子所牵头,联合南京大学朱马光研究员团队、安徽大学胡海波教授团队共同完成。研究过程中,团队融合了微电子器件物理、材料科学与先进制造工艺等多学科优势,攻克了低温集成中的界面工程、热应力控制等核心难题。论文通讯作者李博研究员指出:“碳硅异质集成技术为后摩尔时代芯片性能提升提供了新思路,未来将进一步探索其在量子计算、光子集成等前沿领域的应用潜力。”

论文信息
论文标题:Low-Thermal-Budget Construction of Carbon Nanotube p-FET on Silicon n-FET toward 3D CMOS FET Circuits with High Noise Margins and Ultra-Low Power Consumption
期刊:Advanced Functional Materials
DOI:10.1002/adfm.202504068
本文地址:https://www.eechina.com/thread-886767-1-1.html     【打印本页】

本站部分文章为转载或网友发布,目的在于传递和分享信息,并不代表本网赞同其观点和对其真实性负责;文章版权归原作者及原出处所有,如涉及作品内容、版权和其它问题,我们将根据著作权人的要求,第一时间更正或删除。
您需要登录后才可以发表评论 登录 | 立即注册

厂商推荐

  • Microchip视频专区
  • Dev Tool Bits——使用MPLAB® Discover浏览资源
  • Dev Tool Bits——使用条件软件断点宏来节省时间和空间
  • Dev Tool Bits——使用DVRT协议查看项目中的数据
  • Dev Tool Bits——使用MPLAB® Data Visualizer进行功率监视
  • 贸泽电子(Mouser)专区
关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表