英伟达在IEDM 2024大会上介绍未来AI加速器设计,计划引入硅光子技术

发布时间:2024-12-13 09:47    发布者:eechina
关键词: 英伟达 , AI加速器 , 硅光子
近日,在2024 IEEE国际电子设备会议(IEDM)上,全球领先的图形处理与人工智能计算技术提供商英伟达(NVIDIA)展示了其对未来人工智能(AI)加速器的创新设计。

据英伟达介绍,其未来AI加速器的设计将引入硅光子技术(SiPh)作为I/O器件,这一革命性的变化将显著提升数据传输速度和能效,同时减少模块之间的信号传输距离,从而改善整体性能。硅光子技术的引入,标志着与传统互连技术相比的一次重大飞跃,传统互连技术一直受到铜制材料自然特性的限制。

英伟达的新架构采用了垂直供电和多模块设计,集成了硅光子I/O器件,并运用了3D垂直堆叠DRAM内存。在这一设计中,每个AI加速器复合体将包含四个GPU模块,每个GPU模块将与六个DRAM内存模块垂直堆叠,并配备三组硅光子I/O器件。这种堆叠DRAM内存与GPU模块之间实现了直接电气连接,类似于AMD的3D V-Cache技术,但规模更大、集成度更高。

具体来说,新架构需要12个硅光子I/O器件来实现芯片内和芯片间的连接,每个GPU模块有三个连接,每层有四个GPU模块。这种设计不仅提高了带宽和能效,还有助于优化数据流,提升可扩展性和性能。

英伟达表示,硅光子I/O技术的大规模制造将是一个特殊的挑战,预计每月需要生产超过100万个这类器件才能满足需求。同时,英伟达还在探索创新的解决方案,以解决模块堆叠带来的散热问题,并可能引入更先进的材料和技术来优化热管理。

尽管面临诸多技术挑战,英伟达仍表示,其新型AI加速器设计距离商业化还需要一段时间,预计将在2028年至2030年之间投入使用。
本文地址:https://www.eechina.com/thread-878449-1-1.html     【打印本页】

本站部分文章为转载或网友发布,目的在于传递和分享信息,并不代表本网赞同其观点和对其真实性负责;文章版权归原作者及原出处所有,如涉及作品内容、版权和其它问题,我们将根据著作权人的要求,第一时间更正或删除。
您需要登录后才可以发表评论 登录 | 立即注册

厂商推荐

  • Microchip视频专区
  • 我们是Microchip
  • 深度体验Microchip自动辅助驾驶应用方案——2025巡展开启报名!
  • 想要避免发生灾难,就用MPLAB SiC电源仿真器!
  • 你仿真过吗?使用免费的MPLAB Mindi模拟仿真器降低设计风险
  • 贸泽电子(Mouser)专区
关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表