应用材料公司创新半导体芯片布线工艺:量产中首次使用钌,电阻最高降幅25%、衬垫厚度减少33%

发布时间:2024-7-10 14:40    发布者:eechina
关键词: 应用材料 , 布线
来源:IT之家

应用材料公司(Applied Materials, Inc.)于 7 月 8 日发布新闻稿,宣布推出芯片布线创新技术,通过业内首次在量产中使用钌,让铜芯片布线扩展到 2 纳米节点及更高水平,且电阻最高降幅达到 25%。

IT之家附上相关视频介绍如下:

当前芯片的晶体管规模已经发展到数百亿级别,生产过程中需要使用微细铜线进行连接,总长度可能超过 95.5 公里。

现有主流芯片布线通常从一层介电材料薄膜开始,经过蚀刻工艺之后,形成可以填充铜细线的通道。

而在过去数十年发展中,业界的主要布线组合采用低介电常数薄膜和铜,蚀刻每一层低介电常数薄膜,以形成沟槽,然后沉积一层阻障层,防止铜迁移到芯片中造成良率问题。

1.jpg

接着,在阻障层涂上一层衬垫,确保在最终的铜回流沉积过程中的附着力,从而缓慢地用铜填充剩余的体积,然后不断迭代改进微缩、性能和功耗等等。

应用材料最新提出了增强版 Black Diamond,是现有 Black Diamond PECVD(等离子体增强化学气相沉积)系列的最新产品。

2.jpg

这种新材料降低了最小的 k 值,微缩推进至 2 纳米及以下,同时提供更高的机械结构强度,对将 3D 逻辑和存储器堆栈升级到新的高度的芯片制造商和系统公司至关重要。

应材最新的整合性材料解决方案 IMS(Integrated Materials Solution),在一个高真空系统中结合了六种不同的技术,包括业界首创的材料组合,让芯片制造商将铜布线微缩到 2 纳米及以下节点。

3.jpg

该解决方案采用是钌和钴(RuCo)的二元金属组合,将衬垫厚度减少 33% 至 2nm,为无空隙铜回流产生更好的表面特性,此外线路电阻最高降幅 25%,从而提高芯片性能和功耗。

采用 Volta Ruthenium CVD(化学气相沉积)技术的新型 Applied Endura Copper Barrier Seed IMS 已被所有领先的逻辑芯片制造商采用,并已开始向 3 纳米节点的客户发货。
本文地址:https://www.eechina.com/thread-864178-1-1.html     【打印本页】

本站部分文章为转载或网友发布,目的在于传递和分享信息,并不代表本网赞同其观点和对其真实性负责;文章版权归原作者及原出处所有,如涉及作品内容、版权和其它问题,我们将根据著作权人的要求,第一时间更正或删除。
您需要登录后才可以发表评论 登录 | 立即注册

厂商推荐

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表