x
x

高级数字前端设计工程师Senior RTL Designer

发布时间:2021-5-21 16:14    发布者:KT咨询
NO.579-【猎头职位:上海、杭州、南京需要位  高级数字前端设计工程师Senior RTL Designer】联系人:Edward-Duan,邮箱:hr@kthr.com,微信也可查询职位了!打开手机微信,搜号码“KTHR_COM”或查找微信公众帐号“KT人才”或扫描以上二维码即可添加,欢迎大家关注!
岗位职责:
1、You will be part of the RTL design team, with an opportunity to take more responsibility within this team.
2、Collaborate with architects, designers, and software engineers to define and implement hardware requirements.
3、Build custom hardware blocks from scratch in RTL using an ASIC flow.
4、Help junior team members to adopt the best practices.
5、Work with DV team to fully exercise design state space.
6、Work with physical team to facilitate block closure.
岗位要求:
1、BS or MS in a relevant discipline such as Electrical Engineering with at least 8 years of experience;
2、Proficiency in System Verilog, Verilog or VHDL;
3、Strong scripting skills (Python, TCL, shell);
4、Track record of successful tapeouts of ASICs of significant scope (size, frequency, power);
5、Synthesis, STA, CDC, or P&R experience a plus;
6、Experience with high-speed IO interface, CPU IP is preferred;
7、Basic knowledge of Deep Neural Networks and Artificial Intelligence a plus;
8、Business-level fluency in English.
福利:五险一金  带薪年假 员工福利  弹性工作  周末双休
KT二维码最小版.jpg

本文地址:https://www.eechina.com/thread-767274-1-1.html     【打印本页】

本站部分文章为转载或网友发布,目的在于传递和分享信息,并不代表本网赞同其观点和对其真实性负责;文章版权归原作者及原出处所有,如涉及作品内容、版权和其它问题,我们将根据著作权人的要求,第一时间更正或删除。
您需要登录后才可以发表评论 登录 | 立即注册

厂商推荐

  • Microchip视频专区
  • 初学者在电源电路设计中常犯的错误(以及如何避免)
  • AOE | 时钟与时序(5/7):什么是稳定性?
  • AOE | 时钟与时序(1/7):什么是时钟以及为什么我们需要优质时钟?
  • AOE | 时钟与时序(6/7):稳定性与精度的区别是什么?
  • 贸泽电子(Mouser)专区
关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表