Verilog

在电子设计自动化行业中,Verilog是一种硬件描述语言,可以用它来对电子系统进行描述。Verilog是电气电子工程师学会(IEEE)标准之一。

Verilog能够在多种抽象级别对数字逻辑系统进行描述:既可以在开关级、逻辑门级进行描述,也可以在寄存器传输级对电路数据流、行为进行描述。除了对电路的逻辑功能进行描述,Verilog代码还能够被用于逻辑仿真、逻辑综合,其中后者可以把寄存器传输级的Verilog代码转换为逻辑门级的网表,从而方便在现场可编程逻辑门阵列上实现硬件电路,或者让硬件厂商制造具体的专用集成电路。设计人员还可以利用Verilog的扩展部分进行模拟电路和混合信号集成电路的设计。

Verilog热点

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
回顶部