SOC/Design Verification engineer
发布时间：2021-5-17 16:08
发布者：KT咨询
|
NO.578-【猎头职位：上海、苏州、美国、韩国需要一位 SOC/Design Verification engineer】联系人：Edward-Duan,邮箱：hr@kthr.com，微信也可查询职位了！打开手机微信，搜号码“KTHR_COM”或查找微信公众帐号“KT人才”或扫描以上二维码即可添加，欢迎大家关注！ 岗位职责： 1、Do the top-level and/or block-level and/or IP simulation； 进行顶层和/或模块级和/或IP仿真； 2、Do the block-level and chip-level verification； 进行模块级和芯片级验证； 3、Develop FPGA platform and do FPGA bit file generation； 开发FPGA平台并进行FPGA bit file生成； 4、Verify PCIe inside SOC during SOC chip design phase and during a chip bring-up； 在SOC芯片设计阶段和芯片启动阶段，验证SOC内部的PCIe； 5、Verify USB3.0 inside SOC during SOC chip design phase and during a chip bring-up； 在SOC芯片设计阶段和芯片启动阶段，验证SOC内部的USB3.0 6、Make PCIe and USB verification plan under FPGA test environment and do verification through FPGA test, working together with software engineer and system board enginee. 在FPGA测试环境下，与软件工程师、系统板工程师共同制定PCIe和USB验证计划，并通过FPGA测试进行验证。 岗位要求： 1、Highly motivated and self-directed; 积极主动和自我指导； 2、Good inter-personal communication skills; 良好的人际沟通能力； 3、Good documentation skills; 良好的文档编写能力； 4、Not bad in English 英语良好； 5、Bachelor’s degree or equivalent in Computer Science, Electrical, Electronics Engineering or related field; 计算机科学、电气、电子工程或相关专业本科及以上学历； 6、3+ years of experience in SOC digital design or verification; 3年以上SOC数字设计或验证经验； 7、Very strong skills in Verilog RTL simulation (RTL coding capability is a plus); 较强的Verilog RTL仿真技能(具备RTL编码能力者优先)； 8、Good understanding on OS/driver and simple C coding capability; 熟悉操作系统/驱动程序，具有简单的C语言编程能力； 9、Hands-on experience on FPGA bit generation flow including FPGA synthesis and P&R tool. 有FPGA位生成流程的实际操作经验，包括FPGA合成和P&R工具。 福利：五险一金 带薪年假 员工福利 弹性工作 
|
网友评论