x
x

数字后端设计工程师

发布时间:2021-4-19 16:51    发布者:KT咨询
NO.575-【猎头职位:上海需要位   数字后端设计工程师】联系人:Edward-Duan,邮箱:hr@kthr.com,微信也可查询职位了!打开手机微信,搜号码“KTHR_COM”或查找微信公众帐号“KT人才”或扫描以上二维码即可添加,欢迎大家关注!
岗位职责:
1、参与完成芯片从逻辑综合后网表到芯片 Tape-out 全流程工作;
2、完成自动布局布线,clock tree 合成,静态时序分析,功耗计算,IR 压降分析,串扰
分析,物理验证(DRC/LVS)等;
3、从实现角度优化全芯片面积及功耗;
4、完成后端设计及交付;
5、配合完成与 Foundry 及 IP 供应商的沟通,完成芯片 tape-out 相关工作。
岗位要求:
1、硕士及以上学历,电子工程、微电子等相关专业,3 年以上数字后端设计经验;
2、熟悉数字电路设计流程;
3、熟练使用 Synopsys/Cadence/MentorEDA 软件工具(如 Design Compiler, ICC,
PrimeTime, Virtuoso 等);
4、熟练使用脚本语言 perl、tcl 等工具。
福利:五险一金  股票期权  弹性工作  周末双休  全勤奖
KT二维码最小版.jpg

本文地址:https://www.eechina.com/thread-765019-1-1.html     【打印本页】

本站部分文章为转载或网友发布,目的在于传递和分享信息,并不代表本网赞同其观点和对其真实性负责;文章版权归原作者及原出处所有,如涉及作品内容、版权和其它问题,我们将根据著作权人的要求,第一时间更正或删除。
您需要登录后才可以发表评论 登录 | 立即注册

厂商推荐

  • Microchip视频专区
  • AOE | 时钟与时序(4/7):频率与相位之间的关系是怎样的?
  • 初学者在电源电路设计中常犯的错误(以及如何避免)
  • AOE | 时钟与时序(5/7):什么是稳定性?
  • AOE | 时钟与时序(2/7):什么是理想时钟?
  • 贸泽电子(Mouser)专区
关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表