关于K9F1G08U0B-PCB0存储器，你了解多少
发布时间：2019-5-20 09:47
发布者：xunavc
|
K9F1G08U0B-PCB0是Samsung的128*8bit NAND Flash，device code 是0xF1，page size是2048bytes,block size 是128K bytes。 1、一般描述（Gener Description） 由于提供了128*8bit，K9F1G08U0B-PCB0是一个1G bit NAND Flash存储器，另外有32Mbit的多余空间。它的NAND cell在固态市场上提供了最有功效的解决方案。一次编程操作能够在20uS内以（2K 64）bytes的page执行，一次擦除操作能够在1.5ms内对大小为(128K 4K) 的blcok执行。数据寄存器的数据可以在25ns的时间内以字节为单位读出。I/O管脚不但做为数据和地址的输入/输出端口，同时还作为命令的输入端口。片上写控制器自动执行所有的编程和擦除功能，这些功能包括在需要的地方脉冲重复(pulse repetiotion),内部验证以及数据留空(marging of data)。甚至写敏感(write intensive)的系统也会利用K9F1G08U0B-PCB0的100K的编程/擦除周期的扩展可靠性。此可靠性通过在实时映射(mapping-out)算法提供ECC(Erro Correct Code)来实现。K9F1G08U0B-PCB0对大容量非易失行存储器来说一种优化的解决方案，例如对固态(solid state)文件存储和其他可携带(portable)的非易失性应用。 2 3、Product introduction K9F1G08U0B-PCB0 www.dzsc.com/ic-detail/9_7892.html是一个1056Mbit的存储器，组织为65536row(pages),2112*8列。空余的64*8列位于列地址2028~2111。在页读(page read)和页编程(page program)操作过程中，2112字节的数据寄存器连到内存单元阵列(memory cell array)协助数据传输。存储器阵列由32个串行连接的单元(cell)组成，形成一个NAND 结构(NAND structure)。32个单元(cell)每一个都存在于一个不同的页中。一个块(block)由两个NAND结构的串(NAND structured strings)组成。一个NAND结构(NAND structure)由32个单元组成(cell)。一个块(block)可以存放1，081，344个单元（cell）。编程(program)和读(read)操作以页为单位执行，而擦除(erase)操作以块(block)为单位执行。存储器阵列（memory array）由1024个单独的可擦写的块组成，每一块的大小是128K bytes。这表明按bit擦写的操作在K9F1G08U0B-PCB0上禁止的。 K9F1G08U0B-PCB0多路复用8 个I/O管脚。这种机制减少了管脚的数量，同时允许升级到将来的密度（densities）以维持系统版设计的一致性。当nCE为低时，通过把nWE设为低电平，命令(comand)、地址(addrres)和数据(data)被写入I/O管脚。这些动作在nWE处于上升沿时被执行。通过I/O 管脚，Command Latch Enable(CLE)和Address Latch Enable(ALE)各自被用来多路复用命令和地址。一些命令需要一个总线周期(bus cycle)。例如，重启命令(Reset Command)和状态读命令(Status Read Command)等仅仅需要一个总线周期。另外一些命令则需要两个总线周期，像页读操作(page read),块擦除(block erase)和页编程(page program)：一个周期负责建立，另一个周期负责执行。132M的物理空间需要28个地址线，因此寻址需要四个周期：开始的2个周期用于列地址，后面2个周期用于行地址。页读(page read)和页编程(page program)在需要的命令后需要四个相同的地址周期。而块擦除(block erase)操作仅需要两个行地址周期。通过向命令寄存器写命令设备操作被选择。Table 1定义了K9F1G08U0B-PCB0专门的命令。 除了增强的架构和接口，此设备还包括了copy-back program特征。此特征复制一页到另外一页，并不需要另外的缓冲区内存。由于time-consuming serial access 和data input cycles删除了，固态磁盘应用的系统性能显著提高了。 4、Initial Invalid Blocks 除了最初无效块（Initial Invalid Block）的位置外，设备的其他位置都可以被擦除(FFh)。最初无效块的状态由空闲区域(Spare area)的第一个字节定义。Samsung确信在每一个无效块的第一或者第二页的列地址为2048的地方有non-FFh的数据。由于在大多数情况下，无效块的信息也是可以擦除的，无效块信息一旦被擦除就无法恢复了。因此，系统必须能够根据初始的无效块信息识别无效块，通过下面的流程建立无效块列表(Figure 3)。 对最初的无效块的擦除操作是禁止的。 5、Device operation (1)Page read Page read通过写00-30h到命令寄存器开始，接着是四个地址周期。开始以后，00h命令首先执行。因此，在开始以后只有四个地址周期和30h命令执行。被选择的页的2112个字节的数据在20us内传到数据寄存器中。通过分析nRB管脚的输出，系统控制器能够检测到数据传输的完成。一旦一页的数据被读入数据寄存器，通过顺序的给nLE脉冲，数据可以再25us周期时间内读出。nRE时钟重复的从高到低的变化，使得设备输出从被选择的列地址到最后的地址的数据。 (2)Page program 设备基本上以页为单位编程，但是也允许在一个单独的页编程周期内多次以一个字到连续的2112个字节的部分编程(partial programming)。在同一个页内，连续的部分编程操作的数目在没有擦除操作插入的情况下在一个单独的页内不能超过4次。寻址应该在一个块内顺序进行。一个页编程周期由串行数据装入阶段(数据最多2112字节)，紧接着一个非易失性编程阶段（这个阶段被装在的数据被变成进相应的cell）组成。串行数据装入阶段开始于输入Serial Data Input Command(80h),接着是四个地址周期输入和串行数据的装载。除了要编程的数据，其他数据不需要装入。 Page program confirm command(10h)发起编程过程。没有以前的数据装载，单独写10h不会发起编程过程。内部写状态控制器(internal write state controller)自动执行编程和验证的算法和必要的计时，因此会释放系统控制器（system controller）去做其他任务。一旦编程过程开始，Read Status Register command就可以进入用于读取Status register。系统控制通过监视RnB的输出或者Status bit（I/O 6） of Status register。当编程还在进行中的时候，只有Read Status command和Reset command是有效的。当Page Program完成的时候，Write Status Bit(I/O 0)可以被检查。internal write verify仅仅检测没有成功变成为0的那些错误。Command register停留在Read Status command mode，直到其他的有效地命令写到 command register中。 （3）Block erase 擦除操作以块为基础进行。块地址装入由Erase Setup command(60h)发起，在两个周期内完成。只有地址A18到A27是有效的，而A12到A17被忽略。Erase Confirm command(D0h) 跟在块地址后面，发起内部擦除操作。这种两步序列的建立然后是执行指令确保了存储器的内容不会因为外部的噪音而被擦除。erase confirm command输入之后，在nWE的上升沿，internal write controller 处理擦除和擦除-验证。当擦除操作完成时，Write Status Bit(I/O 0)可以被检查。 （4）Read status 设备包含一个Status Register，它被读以发现编程或者擦除操作是否完成，是否编程或者擦除操作成功完成。在写70h命令到command register后，一个读周期在nCE或者nRE的下降沿输出Status register的内容到I/O管脚。这种两行的控制允许系统轮训多存储器连接中的每个设备，即使当R/B pins are common-wired。nRE或者nCE并不需要toggled到更新的状态。对于专门的Status register的定义参考Table 3。Command register停留在Status Read 模式知道后面的命令声明。因此，如果status register在一个随机读周期内被读，读命令(00h)应该在开始读周期前提供。 
|
网友评论