下一代FPGA有望实现突破性优势
发布时间：2015-12-7 15:17
发布者：designapp
|
本白皮书介绍为什么电信带宽和基础设施促进了FPGA功能的增强，以及ASIC和ASSP面临的商业挑战，可编程逻辑器件(PLD)定制方法是怎样支持FPGA功能的跨越式发展。本文还简要介绍了下一代FPGA和SoC系列品。 引言 最新发布的FPGA是硬件规划人员、软件开发人员和系统设计人员实现其下一代产品目标的关键支撑因素。大量的电信基础设施成指数增长的带宽需求以及各行业使用这些带宽的需求使得现有硬件和软件解决方案很难满足性能要求，也难以达到成本和功耗目标。ASIC、ASSP和独立处理器遇到了发展瓶颈，PLD公司很难解决固有的成本问题。而同时，大量最终应用对带宽的要求越来越高，要求PLD公司通过不同的工具和选择来满足各种需求。通过这些选择并且能够高效应用它们的PLD公司将为硬件和软件开发人员带来突破性优势，帮助他们开发下一代产品。 日益增长的带宽和灵活性需求促使功能实现突破 智能电话和其他便携式设备越来越多的功能是促使系统性能大幅度提高的原因所在，下一代FPGA将体现这些系统性能。移动带宽的爆炸式增长对无线、固网和数据中心体系结构功能产生了巨大的需求。智能电话数量增长速率呈个位百分比，而智能电话的功能越来越多，这些设备的用户不断要求提高带宽。这主要是高质量视频带宽需求造成的。2012年，智能电话数据平均使用量增长了81%。思科预计到2017年，移动流量每年会增长66%，三分之二的移动流量是视频内容。此时，移动网络速度将会提高七倍，4G网络承载了45%的流量(1) (参见图1)。  图1.思科预测到2017年，移动流量达到每月11.2 Exabytes 下面简要介绍了三种基础设施应用，在这些例子中，解释了为什么硬件和软件开发人员通过FPGA来实现其下一代产品带宽、性能、功耗和成本目标。 ■ 无线远程射频单元 ■ 400G固网通道卡 ■ 数据中心 无线远程射频单元 在大投入的无线基础设施市场上，电信运营商要求带宽更高更快，而成本更低。速度越快，运营商的成本就越低，就可以部署更多的系统，覆盖更多的区域，为用户提供更快的服务——这是很大的优势。这些公司的产品策略是尽可能一直保持数据通路宽度不变，提高时钟频率。即将出现的远程射频单元将采用FPGA为复杂功能提供500 MHz内核性能，例如，实现数字预失真算法等。这保护了他们在射频体系结构上的投入，支持他们覆盖更宽的射频(RF)带宽。对此，他们寻求更好的投资回报，只需要很少的工作就能够完成重新规划解决方案。 而且，他们能够很快获得这些新产品，从而增强了产品及时面市优势。他们还需要降低运营成本，降低每比特的成本，这是因为每一移动用户的收入增长率要远远低于每一用户的数据流量增长率。这样，通过加宽数据通路，在更小而功效很高的FPGA上开发高功效设计，他们可以实现这一目标。 400G通道卡 提高FPGA性能的另一推动因素是更新网络通信基础设施的需求。下一代400G和现在的100G通道卡将极大的增强系统功能。下一代系统带宽增长四倍，远远大于以前的系统。 这类市场处于起步阶段，因此，公司不会冒险开发ASIC或者ASSP来实现这一目标。集成多个每秒56 gigabits (Gbps)和28 Gbps收发器解决方案可以满足这一带宽需求，但这只是解决方案的一部分。还需要更多、更快的逻辑来满足更高的带宽需求。但是，由于设备使用空间并没有改变，因此，功耗指标受限。网络基础设施不会接受功耗随带宽线性增长的解决方案。对于400G带宽每秒6亿数据包的包处理和流量管理应用，调整数据通路宽度和频率能够缓解数据通路处理功能，但是无法调整调度等控制通路处理功能。因此，在各方面都需要提高器件性能，包括：处理、存储器接口、IO接口，等等。FPGA一直是最吸引人的解决方案，但是公司要加大在每瓦高性能体系结构、收发器和工艺技术上的投入，大幅度增强功能，解决这一难题。 数据中心 通过这些新的无线设施上传或者下载的所有数据和视频会通过新的400G数据包处理基础设施，也需要进行存储和处理。计算功耗和计算成本是数据中心的关键指标。数据中心越来越多的使用了FPGA进行数据访问、计算和网络加速。数据中心服务器的瓶颈在于对数据的访问。最新的处理器内核越来越多，但是，外部存储器和数据带宽却跟不上计算能力的增长。很多服务器只达到平均利用率，距离峰值处理能力还很远。这些服务器非常适合采用FPGA进行加速。通过FPGA实现硬件加速是替代这些处理器的好方法，它解决了处理器软件无法克服的性能瓶颈。 其他应用也通过FPGA来满足其越来越高的带宽需求，例如，视频内容提供商转向4K视频，还有云计算和国防情报应用等。这些应用面临同样的问题。如果需要了解详细信息，请参考微软研究：加速大规模数据中心服务的可配置架构。 ASIC和ASSP应用面临越来越大的商业挑战 ASIC设计需要很长的时间投放市场、很高的前端资金投入以及大批量产出才能实现回报等，这些因素使得ASIC的投入风险非常大，只有很少的公司会承担这种风险。对于28 nm ASIC，ASIC工具模板和封装的流片(NRE)成本、知识产权(IP)许可以及物理设计服务等成本很容易超过1千万美元，在很多情况下，20 nm或者14 nm FPGA能够解决这些问题。相对于ASIC，虽然目前的FPGA需要严格的仿真验证，但是，与标准单元ASIC设计相比，实验室测试以及能够对FPGA重新编程等方法有效的降低了人工投入。FPGA组件价格虽然可能高于同样复杂的ASIC，但是应该考虑总体拥有成本。标准单元ASIC的收支平衡点在不断提高，前沿CMOS技术使得FPGA更复杂，性能更好，功耗更低，而这是ASIC难以实现的。 与FPGA和ASSP相比，低成本工艺节点会降低ASIC的优势，这是因为这些解决方案会把客户集中到更先进的工艺节点上，更具价格和性能竞争优势。目前的FPGA使用28 nm工艺，很快将采用20 nm以及更小的工艺技术。但是，大部分新ASIC设计要落后两到三个节点，甚至更多。差距越大，FPGA在价格、性能和集成度上就越具有吸引力。请参见图2。  图2.新设计的可编程逻辑和ASIC主要工艺节点对比 Gartner预测，到2016年，ASIC设计总数量每年会下降3.8%。而且，每过一年，每一设计都要求更高的产量才能获得收益(3)。只有大公司能够在市场上获得ASIC成本回报，对于大部分公司，ASSP和FPGA成为唯一的可行选择。 但是，ASSP价值地位也在下降，原因如下： ■ 提高处理器性能的挑战 ■ 突出产品优势的需求 ■ 响应市场的需求(产品及时面市) ■ 在可重新配置上不够灵活 硬件规划人员以前能够借助越来越高的处理器频率和越来越多的处理器内核来提高他们下一产品的系统性能。但是现在，由于处理器频率并没有随时间大幅度增长，而是通过增加处理器内核数量以实现并行工作，无法解决性能瓶颈问题，因此，硬件规划人员不能再采用这一方法来提高性能。很多硬件规划人员的解决方案是开发专用硬件，以解决这些软件瓶颈。 开发处理器使用的专用增强IP有助于解决这些难题。但是，竞争公司也可以使用让ASSP优于前一代产品的硬件加速功能。此外，无法通过使用ASSP来解决某些特殊软件的瓶颈。 ASSP的关键优势在于产品快速面市，但并不总是如此。需要ASSP特殊功能的小公司无法获得他们最需要的型号或何时将产品投放市场。大公司也得依靠供应商为他们提供所需要的产品。但是，他们能得到这些型号产品，其他公司也能得到。FPGA是克服这些ASIC和ASSP固有问题的好方法，在今后的产品中甚至能进一步增强功能。 定制方法提供了突破性功能 为满足通信、国防、广播和存储对带宽和性能越来越高的需求，为工厂自动化、汽车和消费类便携式产品提供低成本和低功耗最优解决方案——需要更广泛专业的知识和工具。这包括，但是不限于： ■ 前沿的制造工艺技术 ■ 在不同体系结构和IP上的投入 ■ 处理器和可编程架构的高性能集成 前沿工艺 半导体供应商投资于前沿工艺,他们的关键优势是拥有高级工艺技术。例如，新的3-D晶体管技术，它也被称为三栅极或者FinFET晶体管技术，是工艺技术的新突破(参见图3)。其晶体管泄漏降低了两倍，能提高性能，或增强功率。  图3.三栅极工艺技术 截至2014年第三季度Intel发售了5亿多片基于FinFET技术的芯片，表明了其工艺已经成熟，在基于FinFET的技术上有很好的经验。如果可编程解决方案公司能够迅速高效的采用这些产品，就能够大幅度提高性能。而且，客户需要提高产品性能不仅可以利用这一3-D晶体管技术，而且会受益于今后越来越简单的工艺。最近发布的Intel 14 nm三栅极工艺提供了这一工艺技术。 事实是，没有一种工艺技术能够满足目前终端设备的各种需求——即使是工艺尺寸最小或者最“先进”的工艺。FPGA和其他可编程SoC产品供应商如果只依靠某一种能够满足所有需求的方法，那将对客户非常不利。 产品及时面市、成本、与其他组件的系统集成和产量等因素会促使采用其他工艺技术。例如，新的工艺节点很可能无法很好的支持高电压I/O。其他类型的工艺节点在每I/O单位成本上会有较强的优势。因此，14 nm三栅极工艺是极低功耗实现最佳内核性能的基础，但并不一定是所有系统应用的最优方案。其他工艺技术能够完善Intel的14 nm三栅极工艺，例如，TSMC的20SoC和55 EmbFlash，以实现多种系统设计目标。 例如，TSMC的20SoC工艺支持客户在产品中采用下一代FPGA，在能够使用14 nm器件之前，就可以投入到大批量宽带基础设施市场中。客户的内核性能得到了提高，与目前大批量应用的功能相似的FPGA相比，系统可以运行在500 MHz以上，其ARM?处理器高达1.5 GHz，而功耗降低了50%。这一20 nm工艺是客户满足关键目标的基础，例如，电信、数据中心和其他应用所要求的单位比特成本和每瓦性能。嵌入式闪存工艺等其他工艺支持系统设计人员获得单位I/O引脚最低成本，支持低功耗解决方案，还可以采用模拟电路和非易失闪存，而这是其他工艺在经济上无法实现的。 体系结构和IP 为满足比当今应用高出四倍的带宽性能需求，应采用更先进的工艺技术。这需要新的逻辑体系结构、新IP，以及新的串行连接等。 下一代体系结构与前沿工艺技术相结合，能够显著提高内核性能。例如，Altera最近发布了新的高性能体系结构。与Intel的14 nm三栅极工艺结合后，其内核速率达到了令人吃惊的1 GHz。 这一体系结构极大的提高了数字信号处理(DSP)能力。这些DSP模块已经应用于FPGA中，而浮点运算的效率会更高。FPGA支持其性能达到每秒10兆次浮点运算(teraFLOPS)。将提供每瓦每秒100 giga浮点运算(GFLOPS)，是性能最好、功效最高的解决方案之一，这对于现有DSP或者图形处理单元(GPU)是无法想象的。这将在金融、能源、云数据分析等高性能、大数据量计算应用中实现突破性功能。 通过提高数据速率、通道数量，包括更多的硬核特性，也将大幅度提高串行带宽。FPGA公司宣布其下一代收发器技术数据速率将达到56 Gbps。Altera等公司目前提供的单管芯FPGA的收发器数据速率是28 Gbps。单单下一代FPGA的28 Gbps通道数量就将增加四倍，实现下一代100G光接口的多个例化，例如CFP2、CFP4和QSFP28等。采用自适应判决反馈均衡器(DFE)等增强信号调理技术，即使是在电噪声环境中，收发器也满足了高损耗背板应用需求。而且，使用增强前向纠错(FEC)等技术，能够克服30 dB通道损耗，延长背板传输距离，支持使用低成本材料，而不会牺牲系统误码率(BER)。功能的增强提高了收发器的可用性。例如，硬核物理编码子层(PCS)模块可以处理8b/10b和64/66b等多种编码方法，还为Interlaken和10 Gbps以太网(GbE)数据流提供关键的处理功能。而且，为PCI Express? (PCIe?) Gen1、Gen2和Gen3提供全面的协议栈。今后的FPGA将大规模采用串行存储器。串行存储器接口采用了10-15 Gbps高速串行收发器，克服并行存储器接口的带宽、延时和功耗局限。请参见图4。  图4.28 Gbps工作，采用了Altera的20 nm工艺技术 虽然某些应用需要最新的体系结构、IP和串行技术，例如，400G解决方案，但是，这对于其他应用不一定是最优方案，反而有可能影响其功耗和成本目标。有必要针对不同的FPGA和不同的应用而有选择的使用这些技术。 处理器集成 FPGA总是能够提高电路板上组件的集成度，而影响最大的是最近集成了基于ARM的硬核处理器系统(HPS)。HPS集成了独立但是高度集成的处理器以及硬核外设和可编程逻辑，开发了芯片系统(SoC)解决方案。这种集成是从28 nm可编程逻辑技术和ARM Cortex?-A9处理器开始的，FPGA中的这种体系结构得到了广泛应用，这些SoC的发展将为ARM处理器供应商的长期产品发展路线产生积极影响。系统规划人员现在有更多的选择来提高集成度，增强系统性能、降低系统成本和功耗，减轻供应链风险。没有采用这些可编程SoC的系统规划人员会吃惊的发现： ■ 不同类型的器件系列有大量的SoC产品 ■ 可编程逻辑和处理器之间的紧密集成提高了性能，降低了延时。 ■ 工程师通过28 nm SoC、开发套件和工具来使用这一新技术 ■ 部分FPGA供应商提供ARM辅助系统支持 图5显示采用了ARM Cortex-A9处理器的第二代HPS模块。  图5.采用了ARM Cortex-A9处理器的第二代HPS模块 下一代FPGA和SoC即将出现 28 nm工艺节点之后发布下一代PLD的第一家公司是Altera，推出了10代系列产品。Altera使用了定制方法，所有PLD提供商在其各种低成本、中端和高端产品系列中广泛使用了不同的工艺技术、不同的体系结构和IP以及不同的集成方法。第10代系列产品包括Stratix? 10以及Arria? 10 FPGA和SoC，满足了需要一些中等速率收发器的应用需求，以及需要多个28和56 Gbps收发器的应用需求。通过在这两种器件系列中采用定制方法，FPGA大幅度增强的功能是硬件规划人员和系统设计人员还未预见到的。  硬件工程师使用目前一代Altera? FPGA，采用相同的高效能工具、IP和设计移植功能，充分发挥了这些FPGA的优势。软件开发人员已经能够使用Altera的SoC开发套件和其他工具，针对ARM HPS进行设计。而且，设计工具流程的效能还会进一步增强。采用其他的设计工具和方法，例如开放计算语言(OpenCL?)等，支持采用C语言开发HDL，从而进一步缩短了设计开发时间。此外，Altera还认识到每年需要将编译时间缩短两倍才能跟上这些功能的快速发展。 结论 很多市场领域的系统规划人员寻找ASIC和ASSP的替代方法，以及能够满足其带宽、性能、集成度和功耗需求的解决方案。选择好FPGA公司，其交付的产品在FPGA上具有前所未有的突破性优势。为能够满足客户在很多最终应用上的需求，还需要各种工具和选择，例如，400G数据包处理、无线远程射频单元、数据中心和高性能计算等应用需求。使用了定制方法的产品策略针对不同的应用而采用不同的工艺技术、体系结构和集成选择，为硬件规划人员提供了最好的选择和解决方案。Altera的10代系列产品定制了FPGA和SoC，在多种不同的应用中突破了功能，突出了产品优势。 参考文献 1. 思科视觉网络指数(VNI)：全球移动数据流量预测更新，2012 – 2017：www.cisco.com/en/US/solutions/collateral/ns341/ns525/ns537/ns705/ns827/ white_paper_c11-520862.html 2. 白皮书：采用28-nm FPGA设计多相DPD解决方案：www.altera.com/literature/wp/wp-01171-polyphase-dpd.pdf 3. Gartner报告，市场趋势：全球，初次采用ASIC和ASSP的设计呈继续下滑趋势，2012 4. Altera网站：www.altera.com 5. Alter企业介绍 6. 福布斯网站：www.forbes.com/sites/greatspeculations/2013/01/22/intels-difficult-year-and- whats-ahead/ |
网友评论