|
————主办：Cadence代理-科通集团 2010年，科通成为Cadence公司在中国规模最大的增值代理商，科通也是Cadence公司唯一代理区域覆盖全国，唯一代理产品范围覆盖Cadence PCB全线（ Allegro和Orcad）的增值服务商。
Cadence本着“客户第一 ”的开发理念，与客户紧密合作，不断开发升级Allegro&OrCAD企业级设计平台，从而满足客户越来越复杂的 电路设计需要。Cadence 16.5发布以后，在产品配置以及功能上都有了很大的改变为了让大家更好的了解并学习Cadence 软件，科通将安排资深工程师，提供系列在线培训课程 （均为免费）。欢迎大家踊跃参与！
内容包括： Capture CIS、PSpice、FPGASystem Planner以及Allegro PCB SI培训。 以下是初步定下的培训时间，时间上如与培训老师的安排有冲突我们会提前邮件通知，所以请务必填写正确的邮箱地址。
八月份培训安排 第一期：2012年08月07日14:00-16:00
capture 新功能浏览 PSpice A/D基本分析方法介绍 第二期：2012年08月14日14:00-16:00 capture CIS 功能浏览 PSpice A/D进阶分析方法介绍 第三期：2012年08月21日14:00-16:00 Allegro Component Placement设计 高速系统设计理论基础（Cadence SI） 第四期：2012年08月28日14:00-16:00 Allegro Constraints Manager基本设置 信号完整性介绍-CadenceSI 九月份培训安排 第一期：2012年09月04日14:00-16:00 FSP 功能介绍 PSpice A/D分析的使用技巧 第二期：2012年09月11日14:00-16:00 FSP 库管理设置 PSpice模型的创建 第三期：2012年09月18日14:00-16:00 Allegro Team Design应用 Cadence 高速系统设计流程及工具使用I 第四期：2012年09月25日14:00-16:00 Allegro Routing and Glossing应用 Cadence 高速系统设计流程及工具使用II 十月份培训安排 第一期：2012年10月02日14:00-16:00 FSP 实例演示 PSpice AA 高级分析工具的使用 第二期：2012年10月09日14:00-16:00 Cadence SI 实例分析（DDR II） PSpice常见问题解决以及16.5新功能介绍 第三期：2012年10月16日14:00-16:00 Allegro Differential Pairs约束设置 第四期：2012年10月23日14:00-16:00 Allegro User Preferences Editor介绍 Cadence应用常见问题答疑 参加对象： 原理图工程师
PCB 工程师
信号完整性工程师 FPGA工程师 报名方式： 联系方式： 陈敏敏 电话：021-51696680-8057 Email:peterchen@comtech.com.cn | 
发表于 2012-7-30 15:53:10
楼主