博通公司宣布推出3.5D eXtreme Dimension系统级（XDSiP）封装平台技术
发布时间：2024-12-9 10:33
发布者：eechina
|
近日，博通公司正式对外宣布，推出其创新的3.5D eXtreme Dimension系统级（XDSiP）封装平台技术。这一技术的推出标志着博通在高性能计算和人工智能（AI）处理器封装技术方面取得了重大突破。 据悉，3.5D XDSiP封装平台是业界首个3.5D F2F（Face-to-Face）封装技术，该平台专为高性能AI和HPC（高性能计算）处理器设计，旨在满足日益增长的算力需求。该平台在单一封装中集成了超过6000平方毫米的硅芯片和多达12个HBM（High Bandwidth Memory）内存堆栈，以满足AI芯片的高效率、低功耗的计算需求。 在技术上，3.5D XDSiP平台融合了台积电的CoWoS-L封装技术，结合了2.5D集成和3D封装的优势，从而形成了独特的3.5D封装技术。该平台能够将3D堆叠芯片、网络与I/O芯粒以及HBM内存高度整合，形成系统级封装（SiP）。其最大中介层面积可达4719平方毫米，相当于光罩面积的5.5倍，同时支持最多12颗HBM3或HBM4高带宽内存芯片的封装。 为了实现极致性能，博通提出了采用F2F（面对面）方法，通过混合铜键合（HCB）技术，将不同的计算芯粒堆叠在一起。这一方案的关键在于，使用无凸起HCB技术将上层和底层芯片直接堆叠，无需传统的TSV（Through Silicon Via）硅通孔。这一创新带来了诸多好处：信号连接数量大幅提升约7倍，信号传输路径缩短，互连功耗最多可降低90%，从而极大降低了延迟，同时提供了更高的堆叠灵活性。 在互连密度和功率效率方面，3.5D XDSiP平台相较于F2B方法实现了显著提升。这种创新的F2F堆叠方式直接连接顶层金属层，实现了密集可靠的连接，并最小化了电气干扰，具有极佳的机械强度。通过使用3D HCB而不是平面的芯片间PHY，将芯片间接口的功耗降低了10倍。同时，该平台最大限度地减少了3D堆栈中计算、内存和I/O组件之间的延迟。此外，更小的转接板和封装尺寸也进一步节省了成本并改善了封装翘曲。 博通计划利用这一先进的封装平台，为Google、Meta、OpenAI等科技巨头设计定制化的AI/HPC处理器和ASIC芯片。同时，博通还将提供丰富的IP资源，包括HBM PHY、PCIe、GbE，甚至是全套芯粒方案和硅光子技术。这意味着客户可以专注于设计其处理器的核心部分——处理单元架构，而无需担心外围IP和封装问题。 目前，博通正在积极开发基于3.5D XDSiP封装平台的产品。据悉，共有6款产品正在开发中，预计最快将在2026年2月开始出货。 |
网友评论