信号链芯片的眼图和抖动测试

发布时间:2024-6-27 18:34    发布者:eechina
关键词: 抖动测试 , 眼图 , 信号链
作者:泰克科技

背景

信号链芯片的验证离不开抖动和眼图测量。抖动考虑的是时钟或数据过零点的时刻的不确定性,眼图则更加直观,以参考时钟的边沿为刀,将数据波形切割成无数的小段,每段波形只有 1 个 bit。然后将这些小段波形堆叠到一起,形成的眼睛形状的图片,称之为眼图。

抖动和眼图是高速串行信号的必测项目。抖动可以评估时钟或信号的稳定性,眼图可以综合评估信号的抖动,幅度,反射,串扰等信号完整性问题。如果再套上一个眼图模板,通过眼图是否触碰模板,就可以轻松评判信号质量的优劣。

image001.png
图 1. 眼图是由所有 bits 堆叠而形成的图样,包含所有 bits 的信号完整性信息

image002.jpg
图 2. 眼图及其模板

挑战

测试工程师测出了眼图和抖动的结果,给出测试 Pass 或 Fail 的测量报告,工作就算完成了。但怎样才能解决抖动和眼图 Fail 的问题呢?基本思路就是抓大放小,对症下药!

image003.png
图 3. 抖动的分类

经典理论下,信号的总体抖动 (Tj, Total Jitter) 可以分成以下几类。通过示波器的抖动软件,测量出每种抖动成分的大小,想办法将最严重的抖动成分降低,总体抖动就能降下来了。

其中,随机抖动 (Rj, Random Jitter) 是由布朗运动 / 热噪声引起的。通过改良电源的噪声性能,更换随机抖动较大的有源器件,可以降低系统的随机噪声。与随机抖动对应的,是确定性抖动 (Dj, Deterministic Jitter),最重要的两种 Dj 是周期性抖动 (PJ, Periodic Jitter ) 和数据相关性抖动 (DDJ, Data-Dependent Jitter)。

周期性变化的抖动,称之为周期性抖动。一般由高速 SerDes 的参考时钟带入,或者旁路高速信号的串扰所引起。周期性抖动不仅要看抖动的峰峰值,还要关注 Pj 的频率。检查时钟,查找电路板上相关的干扰源,可以降低周期性抖动。

数据相关性抖动 (DDj, Data Dependent Jitter),也叫码间干扰 (ISI, Inter-Symbol Interference),当数据速率升高时,DDj 会变得愈发重要。ISI 不仅会影响到抖动,也会让眼图恶化。下图是一个高速信号,从发送端,到传输路径中间的测试点,再到接收端的眼图变化。随着传输线距离的增加,ISI 越来越大,眼图的眼宽和眼高都明显收窄,甚至到最后眼图完全闭合了。降低传输线衰减,或者使用适当 的 Tx均衡和 Rx均衡,可以有效降低DDj。

image004.jpg
图 4. 传输线损耗所引起的 ISI 抖动会导致眼图恶化

测试解决方案

泰克公司的 MSO6B 系列示波器最高带宽可达 10GHZ, 采样率高达 50GS/s, 底噪低至51.5uV,是测量信号链芯片抖动和眼图的最佳选择。

image005.jpg
图 5. 泰克MSO6B系列示波器

泰克公司的 DJA 抖动和眼图分析软件,可以精确并快速地测量信号的抖动和眼图,给出抖动和眼图的各项测量结果。DJA 帮助工程师将总体抖动分解成各种抖动成分,还提供各种高级分析窗口,比如抖动频谱图,可以看到周期性抖动的频谱,帮助工程师快速确定干扰源;抖动直方图可以直观地判断是RJ或 DJ占主导地位,确定调试方向。

image006.jpg
图 6. 泰克公司的 DJA 抖动和眼图分析软件丰富的测量项和分析窗口

总结

抖动和眼图是信号链芯片的重要测量项。 泰克的MSO6B 系列示波器和 DJA 软件,不仅可以帮助工程师精确地测量抖动和眼图结果,还可以通过抖动分解,和丰富的分析窗口,为工程师提供解决抖动和眼图问题的线索,帮助工程师快速解决问题。

使用1GHz~10GHz带宽对高速设计进行故障排除和验证,了解泰克6系列B MSO混合信号示波器更多高速设计,https://www.tek.com.cn/products/oscilloscopes/6-series-mso#

本文地址:https://www.eechina.com/thread-862011-1-1.html     【打印本页】

本站部分文章为转载或网友发布,目的在于传递和分享信息,并不代表本网赞同其观点和对其真实性负责;文章版权归原作者及原出处所有,如涉及作品内容、版权和其它问题,我们将根据著作权人的要求,第一时间更正或删除。
您需要登录后才可以发表评论 登录 | 立即注册

厂商推荐

  • Microchip视频专区
  • PIC64GX 64位四核MPU
  • 全新32位dsPIC33A DSC的主要特性和功能介绍
  • 新产品!PolarFire® SoC Discovery工具包——探索RISC-V®和FPGA技术的低成本方案
  • 10BASE-T1S以太网的应用开发培训教程
  • 贸泽电子(Mouser)专区

相关视频

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表