查看: 1873|回复: 0

嵌入式工艺技术

[复制链接]
发表于 2023-3-17 10:43:38 | 显示全部楼层 |阅读模式

    工艺技术而言,当前的嵌入式内核基于45 纳米,不久的将来将采用 28 纳米技术,其尺寸比其前身 65 纳米技术有所减小。这种更小的工艺技术提供的是更小的晶体管。更小的晶体管消耗更少的功率并产生更少的热量,因此与它们的前身相比具有明显的优势。


    较小的工艺技术通常还可以实现更高的时钟频率,这显然是一个优势,可以提供更多的处理能力,但更高的频率和更高的电压是以更高的功耗为代价的。电压是其中明显的,正如我们在物理学(和 EE101)中了解到的那样,功率是电压乘以电流的乘积。因此,如果设备需要大电压供应,功耗增加是不可避免的。


    在继续讨论P=V*I的主题时,频率也是该等式的直接部分,因为电流是时钟速率的直接结果。我们在物理和 EE101 中学到的另一件事:当在电容两端施加电压时,电流将从电压源流向电容器,直到电容器达到等效电位。


    虽然这是一种过度简化,但我们可以想象内核中的时钟网络以这种方式消耗功率。因此,在每个时钟边沿,当电势发生变化时,电流会流过器件,直到达到下一个稳定状态。时钟切换得越快,流过的电流就越多,因此更快的时钟意味着嵌入式处理器消耗的功率更多。根据设备的不同,时钟电路负责消耗 50% 到 90% 的动态设备功率,因此控制时钟是这里将重点讨论的主题。


AO-Electronics傲壹电子

官网:http://www.aoelectronics.com 中文网:http://www.aoelectronics.cn



您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表