SOC 后端工程师

发布时间:2022-10-27 15:21    发布者:KT咨询
NO.626-【猎头职位:上海、南京需要多位  SOC 后端工程师】联系人:Lincy-Cao,邮箱:hr@kthr.com,微信也可查询职位了!打开手机微信,搜号码“KTHR_COM”或查找微信公众帐号“KT人才”或扫描以上二维码即可添加,欢迎大家关注!
岗位职责:
1、Responsible for the RTL synthesis, SDC/UPF(CPF) analysis, Formal check, including:
2、RTL synthesis for BLK and chip level;
3、SDC analysis/check with FE engineer;
4、Low power architecture analysis and check with UPF or CPF;
5、Formal check for RTL to netlist and netlist to netlist of PR different stage;
6、STA and timing fix with PR engineer for BLK or chip level timing closure;
岗位要求:
1、5+ years of experience and minimum of BS in EE or equivalent; MS a plus. Experienced in one of the major SYN/STA/Lowpower tool suites (Cadence, Synopsys).
2、Experience with mainstream SOC architecture (ARM based, GPU, VPU, DDR …).
3、Scripting expertise (Perl, Tcl) a strong plus.
4、Actual complex SOC tapeout experience on a recent technology node (28nm or below) a strong plus.
福利:五险一金  绩效奖金  股票期权
KT二维码最小版.jpg

本文地址:https://www.eechina.com/thread-804000-1-1.html     【打印本页】

本站部分文章为转载或网友发布,目的在于传递和分享信息,并不代表本网赞同其观点和对其真实性负责;文章版权归原作者及原出处所有,如涉及作品内容、版权和其它问题,我们将根据著作权人的要求,第一时间更正或删除。
您需要登录后才可以发表评论 登录 | 立即注册

厂商推荐

  • Microchip视频专区
  • 想要避免发生灾难,就用MPLAB SiC电源仿真器!
  • 你仿真过吗?使用免费的MPLAB Mindi模拟仿真器降低设计风险
  • 深度体验Microchip自动辅助驾驶应用方案——2025巡展开启报名!
  • 我们是Microchip
  • 贸泽电子(Mouser)专区
关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表