x
x

FPGA/CPLD数字电路设计经验分享

发布时间:2010-8-9 18:37    发布者:techieboy
关键词: CPLD , FPGA , 数字电路
FPGA设计经验谈.pdf (929.25 KB)
本文地址:https://www.eechina.com/thread-20449-1-1.html     【打印本页】

本站部分文章为转载或网友发布,目的在于传递和分享信息,并不代表本网赞同其观点和对其真实性负责;文章版权归原作者及原出处所有,如涉及作品内容、版权和其它问题,我们将根据著作权人的要求,第一时间更正或删除。
magicdream 发表于 2010-9-12 21:01:44
顶一下
lising 发表于 2010-9-26 15:45:56
不错!顶
douyajun 发表于 2010-10-8 19:09:55
。。。。。。。。 回复2楼magicdream
owen70080 发表于 2010-10-14 20:31:36
Thanks
huihui996 发表于 2010-12-18 16:02:21
这些材料非常适合学生快速掌握实际情况,希望今后多提供!
beastplus 发表于 2010-12-27 10:45:21
Thx
marjolein 发表于 2011-2-5 19:58:24
thanks
haihu5371608 发表于 2011-4-17 12:04:17
kankan
H_Z 发表于 2011-8-9 17:57:03
看看
H_Z 发表于 2011-8-9 17:57:27
H_Z 发表于 2011-8-9 17:57:43
就是VHDL的
univercity 发表于 2011-11-24 13:31:03
谢谢,学习了!
swc129 发表于 2012-3-28 09:10:21
啊?VHDL?那我还是路过吧
tj764 发表于 2012-9-4 15:50:12
顶顶
您需要登录后才可以发表评论 登录 | 立即注册

厂商推荐

  • Microchip视频专区
  • AOE | 时钟与时序(4/7):频率与相位之间的关系是怎样的?
  • AOE | 时钟与时序(5/7):什么是稳定性?
  • AOE | 时钟与时序(1/7):什么是时钟以及为什么我们需要优质时钟?
  • KSZ989x系列交换机应用设计要点培训教程
  • 贸泽电子(Mouser)专区

相关视频

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表