例说FPGA连载49:Qsys系统搭建与软件开发之板级调试

发布时间:2016-11-18 17:01    发布者:rousong1989
例说FPGA连载49Qsys系统搭建与软件开发之板级调试
特权同学,版权所有
配套例程和更多资料下载链接:
http://pan.baidu.com/s/1c0nf6Qc
1.jpg
打开“…\prj\vip_ex3”文件夹下的工程。
使用Programmer将“…\prj\vip_ex3\output_files”文件夹下的vip.sof文件下载到VIP核心板中,此时VIP板上的指示灯D1还处于熄灭状态。
点击菜单栏的RunàRun Configurations”。如图5.51所示,确认选中当前工程的Nios II Hardware
2.jpg
5.51运行配置页面
单击选中Target Connection”选项卡,如图5.52所示,可以多次单击“Refresh Connections”直到窗口右上角没有红色的Error提醒,并且窗口右下角的Run按钮是可点击状态,点击“Run”运行软件。
3.jpg
5.52配置线缆连接状态
片刻后,我们可以看到Nios II Console窗口中打印出我们在软件上预设的字符如图所示。并且VIP板上的指示灯D1也开始欢乐的闪烁了。
4.jpg
5.53 Nios II Console窗口

本文地址:https://www.eechina.com/thread-179112-1-1.html     【打印本页】

本站部分文章为转载或网友发布,目的在于传递和分享信息,并不代表本网赞同其观点和对其真实性负责;文章版权归原作者及原出处所有,如涉及作品内容、版权和其它问题,我们将根据著作权人的要求,第一时间更正或删除。
您需要登录后才可以发表评论 登录 | 立即注册

厂商推荐

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表