3D-IC 为什么一直无法进入主流市场？
发布时间：2016-6-12 10:10
发布者：designapp
关键词：
3D-IC
|
来看一下相关的各方评论吧。下面哪些说法听起来很耳熟？ ● “摩尔定律失效，不是现在，也是迟早的事。” ● “没人能够使用传统的 2D 缩放迁移到先进制程。” ● “3D-IC（或称“超越摩尔定律”，如果你愿意）将成为市场采用的新缩放方法。” 就拿笔者来说吧，我从 20 nm 阶段之前就听到这些言论，到现在已有 4 年多了。但在实际中，我们又看到了什么呢？事实与这些预测大相径庭。 摩尔定律 正如笔者上篇社论中所说，与我们所读观点相悖，摩尔定律并未失效。可能无法像以前那样自动跳到下一节点，不过我们可以看到有很多公司在进行 20 nm 及以下的设计开发。遵循 2D 晶体管缩放是一种保守的方法。对于那些合理的设计类型，只要技术上和经济上可行，公司都会继续沿用。 超越摩尔定律 (3D-IC) 3D-IC 已在特殊应用中取得了初步成功，但随后就深陷 Geoffrey A. Moore 在 Inside the Tornado 中描述的技术采用生命周期的“鸿沟”（图 1）。1 我们尚未看到主流市场广泛采用 3D-IC。  图1.对 3D-IC 的共识是其进入了摩尔技术采用生命周期的鸿沟。 市场分析机构 Gartner 对该技术采用生命周期自有一套描述，即 Gartner 炒作周期（图 2）。在 Gartner 模型中，“幻灭低谷期”与摩尔的鸿沟不谋而合。  图2.Gartner 技术采用生命周期被称为 Gartner 炒作周期。 3D-IC 目前所取得的成功及其原因 3D-IC 无论是在鸿沟还是幻灭低谷期都取得了一些成绩，但却一直无法进入主流市场。我们来快速看一下其取得的一些成绩： 2.5D-IC ● Xilinx 采用了称为堆叠硅片互联 (SSI) 的设计方法，使该公司能生产最大面积的和最高带宽的 FPGA，通过减小单个die的尺寸来提高die的良率，从而快速增加良率产出。2 3D-IC ● HiSilicon 采用 TSMC 的异构 CoWoS（晶圆基底芯片）3D-IC 封装工艺开发了结合 16nm 逻辑芯片和 28nm I/O 芯片的网络处理器解决方案。3 ● NVIDIA 推出了 GPUDirect 技术，使 GPU 和其他设备可直接读写主机和设备内存，降低 CPU 负载以及缩短计算密集型工作负载的延时。4 ● AMD 加速处理单元 (APU) 不断努力将 CPU 和 GPU 硅组合到单个芯片上，以此创建一个异构系统架构并提供高性价比的全方位计算。5 这些产品有什么共同点？他们都是高利润的大型芯片产品，能承担用于连接各芯片的硅中介层相应成本增加。但除此之外呢？ Samsung、Hynix 和 Micron 创建了混合内存立方联盟，其主要目的是建立并启用混合内存立方。立方是一个创新的 DRAM 存储器架构，将高速逻辑制程与通过硅通孔 (TSV) 堆叠存储器die结合起来。 许多公司正在进行基于硅的 CMOS 图像传感器的开发，其将可用于大量潜在应用中，包括指纹图案成像、生物传感，以及电子快门控制。通过光子和电子的密集集成，在单一芯片上微型化复杂光子功能，从而使光子器件在大型写入领域具有纳米级精度，实现真正的大规模光子集成电路。 笔者认为我们可以从这些早期市场应用中得出一些有趣的结论。围绕 3D-IC 的最初炒作是其提供了一种方法，通过在相邻die上进行更优化的逻辑分区使晶体管封装得更紧密，进而发展新的缩放途径。我们可以看到，即使在今天，早期市场应用也还未实现这一方法。这些 2.5/3D-IC 应用使用粗略设计分区，并通过更紧密的晶体管封装获得速度之外的其他优势。3D-IC 为这些早期应用带来了实际价值，但并未如大家预测的那样解决摩尔定律的缩放问题。 3D-IC 跨越鸿沟 是什么因素导致 3D-IC 至今无法跨越鸿沟或脱离幻灭低谷期？在笔者看来原因主要有几点：开始用力太猛；于目前的方法差别太大；缺少吸引力和客户口碑，以及成本。在技术采用生命周期中，早期采用者（如技术爱好者和有远见者）力争成为首个采用新技术之人，并将其作为一种手段，以此挣脱传统方法，进而创造引人注目的竞争力/业务差距。 相反，在主流市场上，实用主义者出于自身考虑，对新技术并不着迷。他们更喜欢对自己的制程、流程和设计方法进行改进。他们希望看到同行企业令人信服的成功案例以及市场领先供应商提供的解决方案，他们想要一个保守中具有商业意义的解决方案。 TSMC 基于硅中介层的 2.5D-IC CoWoS 参考流程以及 GLOBALFOUNDRIES 的同类产品和领先的外包封装和测试 (OSAT) 厂是很有趣的初步尝试，可以创建主流市场更能接受的解决方案。早期使用者采用这些基于硅中介层的高级封装在市场上已取得了一些成绩。但据笔者所知，受限于中介层的成本，无法对其进行广泛部署。这个成本问题可以简单归结为中介层成为必须使用传统晶圆光刻工艺制造的另一个“芯片”。 低成本的解决方案可能改变游戏规则，而且有人可能会采用业界领先公司提供的扇出晶圆级封装 (FOWLP)。据伯恩斯坦研究公司透露，TSMC 有望将集成扇出 (InFO) 技术应用到批量生产中，该技术是 TSMC 的 FOWLP 变型。 伯恩斯坦的 Mark Li 讲述了这种新封装方法的一些优势：“… InFO 删去了封装中的基底，因此手机 SoC 的厚度从 1 mm 降到 0.8 mm 或更低。根据 Li 的说法，缩短逻辑芯片和印刷电路板之间的距离，可以加快散热、获得较高的最大容许功耗，也可能提供 20% 的性能提升（即使有功率损耗）。 结语 据伯恩斯坦预测，如果这项技术取得市场上的成功，可能会成为使 3D-IC 跨越鸿沟进入主流市场的重大事件。引进这一技术，通过业界领先公司引人注目的成功案例和市场领先供应商的整套解决方案可打消典型“实用主义者”的所有顾虑。混用隐喻（或模式，因情况而异）来说，如果 3D-IC 最终进入光明复苏期并冲击主流市场，2016 年应该是奋进的一年。 |
网友评论