ISE时序约束笔记4——Global Timing Constraints

发布时间:2016-2-19 09:04    发布者:designapp
关键词: ISE , 时序约束
  问题思考
  在这个电路中哪些路径是由OFFSET IN 和 OFFSET OUT来约束的?
  


  问题解答:
  ——OFFSET IN:PADA to FLOP and PADB to RAM
  ——OFFSET OUT:LATCH to OUT1, LATCH to OUT2, and RAM to OUT1
  问题思考
  下面给出的系统框图里,你将给出什么样的约束值以使系统能够跑到100MHz?
  ——假设在下面的器件之间没有时钟偏斜
  


  问题解答:
  PERIOD = 10 ns , OFFSET IN (BEFORE) = 7 ns and OFFSET OUT (AFTER) = 8 ns
  


  小结
  1. 性能期望和时序约束相关联
  2. 周期约束覆盖同步单元之间的延时路径
  3. OFFSET约束覆盖从输入管脚到同步单元和从同步单元到输出管脚之间的延时路径
                               
                                                               
                               
               
本文地址:https://www.eechina.com/thread-160917-1-1.html     【打印本页】

本站部分文章为转载或网友发布,目的在于传递和分享信息,并不代表本网赞同其观点和对其真实性负责;文章版权归原作者及原出处所有,如涉及作品内容、版权和其它问题,我们将根据著作权人的要求,第一时间更正或删除。
您需要登录后才可以发表评论 登录 | 立即注册

厂商推荐

相关视频

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表