Xilinx FPGA入门连载45:FPGA片内ROM实例之功能仿真

发布时间:2016-1-11 11:55    发布者:rousong1989
Xilinx FPGA入门连载45FPGA片内ROM实例之功能仿真
特权同学,版权所有
配套例程和更多资料下载链接:
http://pan.baidu.com/s/1jGjAhEm
1.jpg
1 Xilinx库设置
         打开文件夹sp6ex17下的ISE工程。
如图所示,切换到“Design à Simulation”界面。鼠标选中“vtf_sp6.v”文件。
2.jpg
         此时,在“Processer:vtf_sp6”下,选择“SimulateBehavioral Model”,然后点击鼠标右键,弹出菜单中选择“ProcessProperties…”。
3.jpg
         如图所示,确认设置好在安装Modelsim过程中编译好的ISELibrary路径。设定完成后点击“OK”回到ISE主界面。
4.jpg
2 功能仿真
         如图所示,双击“Simulate Behavioral Model”开始仿真。
5.jpg
         接着,Modelsim中我们可以查看读ROM的波形。
6.jpg
         这里需要注意,rom_addr出现新地址时,rom_data对应的数据要延时一个时钟周期才会出现。以最后一个图为例,当rom_addr = 0x01时,rom_data对应的数据时0x22,比地址出现晚一个时钟周期。

本文地址:https://www.eechina.com/thread-159912-1-1.html     【打印本页】

本站部分文章为转载或网友发布,目的在于传递和分享信息,并不代表本网赞同其观点和对其真实性负责;文章版权归原作者及原出处所有,如涉及作品内容、版权和其它问题,我们将根据著作权人的要求,第一时间更正或删除。
您需要登录后才可以发表评论 登录 | 立即注册

厂商推荐

  • Microchip视频专区
  • 我们是Microchip
  • Cortex-M4外设 —— TC&TCC结合事件系统&DMA优化任务培训教程
  • 更佳设计的解决方案——Microchip模拟开发生态系统
  • 你仿真过吗?使用免费的MPLAB Mindi模拟仿真器降低设计风险
  • 贸泽电子(Mouser)专区
关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表