Xilinx FPGA入门连载38:SRAM读写测试之设计概述

发布时间:2015-12-18 12:26    发布者:rousong1989
Xilinx FPGA入门连载40SRAM读写测试之设计概述
特权同学,版权所有
配套例程和更多资料下载链接:
http://pan.baidu.com/s/1jGjAhEm
1.jpg
1 功能简介
         如图所示,本实例每秒钟定时进行一个SRAM地址的读和写操作。读写数据比对后,通过D2 LED状态进行指示。与此同时,也可以通过chipscope pro在ISE中查看当前操作的SRAM读写时序。
2.jpg
2 模块划分
         该实例的工程模块划分层次如图所示。
3.jpg
●  Sp6.v是顶层模块,主要完成各个子模块例化、相互接口的互联。
●  Pll_controller.v模块是IP核,例化PLL功能完成时钟的倍频、分频管理。
●  Test_timing.v模块产生SRAM的遍历读写请求,比对写入和读出的SRAM值是否一致,结果赋值给LED指示灯。
●  Chipscope_debug.cdc模块引出设计模块内部信号,在chipscope下可以在线观察SRAM的读写时序。

本文地址:https://www.eechina.com/thread-159255-1-1.html     【打印本页】

本站部分文章为转载或网友发布,目的在于传递和分享信息,并不代表本网赞同其观点和对其真实性负责;文章版权归原作者及原出处所有,如涉及作品内容、版权和其它问题,我们将根据著作权人的要求,第一时间更正或删除。
您需要登录后才可以发表评论 登录 | 立即注册

厂商推荐

  • Microchip视频专区
  • 更佳设计的解决方案——Microchip模拟开发生态系统
  • 深度体验Microchip自动辅助驾驶应用方案——2025巡展开启报名!
  • 你仿真过吗?使用免费的MPLAB Mindi模拟仿真器降低设计风险
  • 我们是Microchip
  • 贸泽电子(Mouser)专区
关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表