让手机和电视变得更智能

发布时间:2012-11-6 11:17    发布者:eechina
关键词: 智能手机 , 消费电子
作者:Mark Throndson,MIPS 科技产品市场总监

五年前,移动电话体验便因为能访问互联网而开始有了改变。但是如果你手机用的SoC主频只有 500 MHz,那么你可能需要更多的运气才能让它运行顺畅。

但今天,一个新款智能手机的处理能力可能是五年前的 10 倍或更高。消费电子领域中联网内容的革命驱动了如此大幅度的性能提升——任何设备都能随时随地访问内容——这个愿景已不仅扩大到移动电话,还包括电视和机顶盒,并且成为推动平板电脑兴起的重要因素。

要在消费电子设备上通过网络浏览器提供令人惊艳的用户体验,取决于许多因素,包括访问内容、设备尺寸/用户界面和性能等。让我们更进一步探讨性能特性,以它作为下一代连网消费电子应用处理器需求的考量之一。

如果仅希望通过改变一个设计参数,就达到数量级的性能提升是非常困难的,过去五年来,这样的做法已经面临瓶颈。从整体来看,性能增益主要来自主频的提升,从1 GHz 到甚至 1.5 GHz,然后再将单核扩展到多核来增加更多的平行处理能力。这两个因素大约能提升4到6倍的性能。

但不幸的是,对业界来说,主频翻番和增加平行处理能力,在未来五年中能发挥的作用将越来越小。摩尔定律描述的比例——通过持续跃迁到更小的制程来达到更高频率与更低功率——已逐渐面临面临极限。过去五年来,设计方面的进步对提升频率的贡献,同工艺进步起到的作用差不多相同。移动电话的设计目标已与过去不同;五年前,优先任务是要降低功耗,接下来才是在设定的功耗预算中提升性能。但现在,标准已经改变,设计的优先要素是超越最低性能等级,然后才是尽可能将功耗降到最低。

扩展到多核的应用处理器技术,虽然是大幅提升性能的最佳方式,但还是有诸多实际限制。在硬件中提供更多内核,只有在软件能够充分发挥硬件功能时才会有效。这一直以来都是业界争论的话题,这一点容我留到下次再来阐述。不仅软件需要改进才能满足如今智能设备多核处理器需求,新兴的四核设计还有更多的问题有待解决。

过去五年来,性能目标都是朝着“极致”的方向发展,对小型、电池供电设备来说也是如此。因此,现在的问题是,还有什么办法可以为连网消费应用提供更多处理器性能?这里有两个重要关键点:采用专用处理器/加速器,以及设计更先进的CPU 微架构。增加浮点运算单元 (FPU)、协处理器和专用图形处理单元 (GPU) 等功能模块,已成为常见的做法。多年来,半导体 IP 供应商已经能提供这些 IP 模块,但是在智能手机、电视和机顶盒中不断涌现更多的联网内容、复杂图形用户界面、应用程序和游戏,这些模块将继续不断提升功能和性能,包括与 CPU 的更紧密整合,以及软件上的互补,如此才能更好地分配任务,将所有SoC中的处理单元利用到极致。

这就涉及到应用处理器设计本身。从MIPS看来,我们一直以来都能为客户提供可综合的软核 IP,让 SoC 设计人员能自由配置内核的多项特性,以满足应用程序的需求。相同的处理器内核会用在不同的SoC中,并面向网络、数字电视和智能手机等不同应用,每个芯片的配置可能会非常不同,需要根据使用情况调配。根据 MIPS 在 Java、JavaScript、网页浏览和在LinuxAndroid上运行的相关经验,我们对消费设备所需的 CPU 配置建议已经有了明显改变。

五年前,常见的数字电视或移动电话 CPU 会包括 16KB L1 指令与数据cache、不需要L2 cache、32个 TLB入口、无需FPU,操作系统 (OS) 可配置为 4KB页面大小。过去几年,我们建议SoC设计人员将L1 cache容量加倍,增加一个容量为总L1 cache 4-8倍的L2 cache,并将每个内核MMU中的TLB 入口数加大、采用我们的FPU协处理器,并将OS页面大小配置为16KB。这样能为相关软件负载提供双倍或甚至更多的性能。

但是,在既有处理器内核上调整配置选项只能带来暂时的效益,我们还需采取更多方法才能为下一代产品提升CPU的架构性能。如果制造工艺无法在未来带来更高的主频,而且消费电子的软件并行化过程不能达到理想程度,那么每个处理器的设计都必须能有效执行更多工作才行。更高性能的CPU设计已开始朝更宽的指令执行、更深流水线、乱序执行、提升线程平行处理能力等方向发展。但在采用这些设计方法时,仍须确保能满足消费电子产品对功耗和成本限制的敏感要求。为了要让先进CPU达到这些目标,必须具备很好的分支预测能力、更多的TLB和其他增强性能,才能确保执行流水线能充分发挥作用。

这是联网消费电子产品应用处理器的未来发展,这也是为什么你会看到市场上出现专为推动下一代消费电子SoC设计的新款内核IP产品——MIPS的proAptiv 多处理内核系列——它能为单核性能带来显著的提升,并同时兼顾高效率及完美平衡的微架构优势,将能充分满足新一代消费电子产品的处理器需求。


本文地址:https://www.eechina.com/thread-100952-1-1.html     【打印本页】

本站部分文章为转载或网友发布,目的在于传递和分享信息,并不代表本网赞同其观点和对其真实性负责;文章版权归原作者及原出处所有,如涉及作品内容、版权和其它问题,我们将根据著作权人的要求,第一时间更正或删除。
您需要登录后才可以发表评论 登录 | 立即注册

厂商推荐

  • Microchip视频专区
  • 你仿真过吗?使用免费的MPLAB Mindi模拟仿真器降低设计风险
  • 利用模拟开发工具生态系统进行安全电路设计
  • 深度体验Microchip自动辅助驾驶应用方案——2025巡展开启报名!
  • Cortex-M4外设 —— TC&TCC结合事件系统&DMA优化任务培训教程
  • 贸泽电子(Mouser)专区

相关视频

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表