x
x

FPGA/CPLD文章列表

VHDL和Verilog两种语言的具体比较

VHDL和Verilog两种语言的具体比较

当前最流行的硬件设计语言有两种,即 VHDL 与 Verilog HDL,两者各有优劣,也各有相当多的拥护者。VHDL 语言由美国军方所推出,最早通过国际电机工程师学会(IEEE)的标准,在北美及欧洲应用非 ...
2018年11月02日 15:47   |  
Verilog   VHDL  
勇敢的芯伴你玩转Altera FPGA连载94:倒车雷达实例

勇敢的芯伴你玩转Altera FPGA连载94:倒车雷达实例

勇敢的芯伴你玩转Altera FPGA连载94:倒车雷达实例特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1i5LMUUD 倒车雷达应用背景如图10.24所示,倒车雷达的主要作用是在 ...
2018年11月02日 14:25

明德扬FPGA连载课程第一阶段第二章FPGA设计流程

FPGA的设计流程就是利用EDA开发软件和编程工具对FPGA芯片进行开发的过程。典型FPGA的开发流程一般如下图所示,包括功能定义/器件选型、设计输入、功能仿真、综合优化、综合后仿真、实现、布线后 ...
2018年11月02日 09:09

明德扬FPGA连载课程第一章阶段设计基础一.FPGA简介

明德扬FPGA连载课程 第一阶段设计基础 一.FPGA简介 第一节:什么是FPGA FPGA的官方解释是 : Field-Programmable Gate Array,即现场可编程门阵列,它是在PAL、GAL、CPLD(不用读系列)等 ...
2018年11月01日 10:35

PLL和DLL:都是锁相环,区别在哪里?

DLL:一般在altera公司的产品上出现PLL的多,而xilinux公司的产品则更多的是DLL,开始本人也以为是两个公司的不同说法而已,后来在论坛上见到有人在问两者的不同,细看下,原来真是两个不一样的 ...
2018年10月31日 14:32   |  
锁相环   DLL   PLL  
勇敢的芯伴你玩转Altera FPGA连载93:基于进制换算的超声波测距结果显示

勇敢的芯伴你玩转Altera FPGA连载93:基于进制换算的超声波测距结果显示

勇敢的芯伴你玩转Altera FPGA连载93:基于进制换算的超声波测距结果显示特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1i5LMUUD 如图10.7所示,相比于10. ...
2018年09月25日 21:32

FPGA至简设计法高效设计[1241003385]

至简设计法高效设计上一节我们描述了明德扬的通用设计方法。在阐述案例过程中,我们画出了大量的波形图。有读者可能会问,在工作中,我们是不是也需要先大量地画波形图,再来写代码呢?不是的! ...
2018年09月20日 09:19
勇敢的芯伴你玩转Altera FPGA连载92:基于均值滤波处理的超声波测距回响脉宽计数

勇敢的芯伴你玩转Altera FPGA连载92:基于均值滤波处理的超声波测距回响脉宽计数

勇敢的芯伴你玩转Altera FPGA连载92:基于均值滤波处理的超声波测距回响脉宽计数特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1i5LMUUD 本例程基本的功能实 ...
2018年09月18日 20:30

FPGA至简设计法案例4 【12401003385】

至简设计法经典案例4 案例4. 当收到en=1时,dout间隔1个时钟后,产生2个时钟周期的高电平脉冲,并且重复3次。 上面波形图显示了描述的功能。第3个时钟上升沿收到en==1,所以dout间隔1个时钟后 ...
2018年09月18日 08:37   |  
至简设计法   FPGA  

至简设计法经典案例2 1241003385

至简设计法经典案例2 例2. 当收到en=1后,dout间隔3个时钟后,产生宽度为2个时钟周期的高电平脉冲。 如上面波形图所示,在第3个时钟上升沿看到en==1,间隔3个时钟后,dout变1,再过2个时钟 ...
2018年09月17日 14:10   |  
至简设计法  
勇敢的芯伴你玩转Altera FPGA连载90:FPGA片内ROM FIFO RAM联合实例

勇敢的芯伴你玩转Altera FPGA连载90:FPGA片内ROM FIFO RAM联合实例

勇敢的芯伴你玩转Altera FPGA连载91:基于数码管显示的超声波测距回响脉宽计数特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1i5LMUUD 本实例是8.7节“数码管驱动实 ...
2018年09月13日 21:30
勇敢的芯伴你玩转Altera FPGA连载90:FPGA片内ROM FIFO RAM联合实例

勇敢的芯伴你玩转Altera FPGA连载90:FPGA片内ROM FIFO RAM联合实例

勇敢的芯伴你玩转Altera FPGA连载90:FPGA片内ROM FIFO RAM联合实例特权同学,版权所有配套例程和更多资料下载链接:http://pan.baidu.com/s/1i5LMUUD 功能概述 该工程实例内部 ...
2018年09月07日 22:22

厂商推荐

  • Microchip视频专区
  • EtherCAT®和Microchip LAN925x从站控制器介绍培训教程
  • MPLAB®模拟设计器——在线电源解决方案,加速设计
  • 让您的模拟设计灵感,化为触手可及的现实
  • 深度体验Microchip自动辅助驾驶应用方案——2025巡展开启报名!
  • 贸泽电子(Mouser)专区

本周文章排行榜

关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
返回顶部