芯片后端资深经理

发布时间:2017-7-27 13:41    发布者:KT咨询
NO.446-【猎头职位:苏州需要一位  芯片后端资深经理】联系人:Edward-Duan,邮箱:hr@kthr.com,微信也可查询职位了!打开手机微信,搜号码“KTHR_COM”或查找微信公众帐号“KT人才”或扫描以上二维码即可添加,欢迎大家关注!
岗位职责:
1照计划完成芯片从Netlist In到GDSII的设计,如DFT,时钟树规划,Power规划,静态时序分析、布局布线、CDC分析、noise分析,等效性分析和芯片封装设计;
2根据芯片的总体要求,制定芯片的后端设计流程和时间点,完成芯片后端设计文档;
3跟踪芯片投片后的质量,协助进行芯片的失效分析;
4可以指导芯片级别和板级的信号完整性分析;
5与Foundry厂家紧密合作,提高芯片的量产良率;
6组建一个小规模的后端团队,可以独立开展后端设计工作。
岗位要求:
1熟悉Verilog HDL,SystemVerilog;
2熟悉DFT的流程和工具,能够指导团队成员使用EDA工具进行DFT设计和检查;
3精通静态时序分析工具和等效性检查工具;
4精通并且能够指导团队成员进行PD和routing,熟练掌握EDA工具,精通时钟树的设计和优化;
5精通并且能够指导团队成员进行Power完整性分析和信号完整性分析;
6能够指导团队成员使用EDA工具进行LVS/DRC检查;
7精通并且能够指导团队成员进行封装的设计和信号完整性分析;
8精通CP/FT测试流程和提升芯片量产的良率;
9精通并且能够指导团队成员进行芯片不良品的分析;
10有很强的技术文档撰写能力;
11熟练掌握Perl, Tcl/Tk, UnixShell等脚本语言;
12具有很强的沟通和学习能力,有很强的抗压能力;
137年以上芯片后端工作经验,至少在40nm及以下的工艺节点有2款芯片的流片经验,必须有在主流Foundry厂家(TSMC, GlobalFoundry, UMC, IBM,SMIC)的流片经验。
福利:五险一金  股权激励   13薪  绩效奖金

本文地址:https://www.eechina.com/thread-453842-1-1.html     【打印本页】

本站部分文章为转载或网友发布,目的在于传递和分享信息,并不代表本网赞同其观点和对其真实性负责;文章版权归原作者及原出处所有,如涉及作品内容、版权和其它问题,我们将根据著作权人的要求,第一时间更正或删除。
您需要登录后才可以发表评论 登录 | 立即注册

厂商推荐

  • Microchip视频专区
  • Dev Tool Bits——使用MPLAB® Discover浏览资源
  • Dev Tool Bits——使用条件软件断点宏来节省时间和空间
  • Dev Tool Bits——使用DVRT协议查看项目中的数据
  • Dev Tool Bits——使用MPLAB® Data Visualizer进行功率监视
  • 贸泽电子(Mouser)专区
关于我们  -  服务条款  -  使用指南  -  站点地图  -  友情链接  -  联系我们
电子工程网 © 版权所有   京ICP备16069177号 | 京公网安备11010502021702
快速回复 返回顶部 返回列表