查看: 4655|回复: 3

[提问] 正激有源箝位拓扑的效率

发表于 2012-2-14 18:37:52 | 显示全部楼层 |阅读模式

隔离式DC-DC变换器，28变12的模块，采用正激有源箝位拓扑电路，效率我最高做到90%，同等功率的正激电路只能做到88%，请问效率还有提升的空间吗？（我用的磁材为PC50,开关频率为500khz，试过降频但不理想，变压器我采用的是三明治绕法）