在写RTL代码时，要尽量避免锁存器吗？做芯片和FPGA有区别吗？
有人说做ASIC的话，可以多用锁存器。如果是用FPGA的话，尽量避免锁存器。对吗？为什么啊？
2012年07月26日 22:53
如题，网站是不是不支持断点传续呢？呵呵，那我们的积分不就白没了？还得再挣？
2012年07月25日 12:52
我把别人的移植到STC12系列上的uCOS-II稍微改动一下，能在STC90上实现。但换成STC89C52就实现不了。貌似90只是比89快点，没有寄存器上的区别。有哪位前辈知道90系列与89系列有什么不同，需要把u ...
怎么在datasheet中没有搜索到。
2012年07月22日 18:37
always @(posedge clk or negedge RSTn)
begin
....
if(counter
2012年07月19日 21:57
最近想买一块6410的板子来学习，看中了OK6410和TIny6410，两者价格相差不大，都接近600元。Tiny6410搭载7寸屏（这个吸引较大），OK6410搭载4.3寸屏。不过之前听说Tiny6410不够稳定，而且bootloa ...
我在编写FFT内核的时候在大循环里总是出现下面的错误
Error (10119): Verilog HDL Loop Statement error at Test.v(72): loop with non-constant loop condition must terminate within 250 it ...
----------------------- Page 1-----------------------
基于zigduino 平台的contiki 学习笔记
1 环境搭建
接下来的所有操作都是基于instant contiki 这个环境 ...
一块cpu+4块ddr，地址线需要走等长
问题：cpu上的线是同时与4块ddr连接的，每个ddr内的地址线需要等长。
这种分支结构的等长如何走？
2012年07月17日 10:59
开源实时通信技术Ethernet POWERLINK 是一项在标准以太网介质上，用于解决工业控制及数据采集领域数据传输实时性的最新技术。最近在学习，想找点资料看看。
编译的时候出现
Error: Node "CLK" of type Register cell has no legal location
Error: Can't fit design in device
这两个错误...我用的开发板芯片是EP2C8Q208C...产生这两个错误的原因是 ...
